JPS58211781A - デイスプレイユニツトでのパタ−ン表示装置 - Google Patents
デイスプレイユニツトでのパタ−ン表示装置Info
- Publication number
- JPS58211781A JPS58211781A JP58090135A JP9013583A JPS58211781A JP S58211781 A JPS58211781 A JP S58211781A JP 58090135 A JP58090135 A JP 58090135A JP 9013583 A JP9013583 A JP 9013583A JP S58211781 A JPS58211781 A JP S58211781A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- microcomputer
- pattern
- display
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
- G09G5/225—Control of the character-code memory comprising a loadable character generator
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/30—Control of display attribute
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Computer Graphics (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、リフレッシュメモリが設けられており、この
リフレツンユメモリは一方では、ディスプレイユニット
でのパターンの表穎を制御する画１象制御ユニットと接
続されており、他方ではマイクロコンピュータに接続さ
れており、さらにリフレッンユメモリのアドレス入力側
が画像制御ユニットまたはマイクロコンピュータに選択
的に接続可能である、ディスプレイユニットでのパター
ン表示装置に関する。
リフレツンユメモリは一方では、ディスプレイユニット
でのパターンの表穎を制御する画１象制御ユニットと接
続されており、他方ではマイクロコンピュータに接続さ
れており、さらにリフレッンユメモリのアドレス入力側
が画像制御ユニットまたはマイクロコンピュータに選択
的に接続可能である、ディスプレイユニットでのパター
ン表示装置に関する。
ディスプレイユニットでパターンを表示する装置、例え
ばデータディスプレイ装置において、表示すべきパター
ンに対応するデータ語が記憶されたリフレッシュメモリ
を用いることは既に公知である。この形式のリフレッシ
ュメモリはサイクリックに読出され、読出されたデータ
語は画像制御ユニットに供給される。画１象制御ユニッ
トは１つのパターンゾエネレータヲ備工ており、ここに
パターンのフォーマットに対応するコード語が記憶され
ている。これらのコード語は画像制御ユニットに設けら
れた表示制御器を介して、例えは陰極線管として構成さ
れたディスプレイユニットに供給される。この場合コー
ド語は陰極線の変調に用いられる。データ語をリフレッ
シュメモリに記憶し、またリフレソンユメモリを更新す
る操作は一般にマイクロコンピュータを用いて行われ、
マイクロコンピュータの母線にリフレッンユメモリが接
続されている。
ばデータディスプレイ装置において、表示すべきパター
ンに対応するデータ語が記憶されたリフレッシュメモリ
を用いることは既に公知である。この形式のリフレッシ
ュメモリはサイクリックに読出され、読出されたデータ
語は画像制御ユニットに供給される。画１象制御ユニッ
トは１つのパターンゾエネレータヲ備工ており、ここに
パターンのフォーマットに対応するコード語が記憶され
ている。これらのコード語は画像制御ユニットに設けら
れた表示制御器を介して、例えは陰極線管として構成さ
れたディスプレイユニットに供給される。この場合コー
ド語は陰極線の変調に用いられる。データ語をリフレッ
シュメモリに記憶し、またリフレソンユメモリを更新す
る操作は一般にマイクロコンピュータを用いて行われ、
マイクロコンピュータの母線にリフレッンユメモリが接
続されている。
画１象制＠ｌユニットとマイクロコンピュータとの、リ
フレッンユメモリへのアクセスの重複を回避するために
幾つかの装置が考えられる。
フレッンユメモリへのアクセスの重複を回避するために
幾つかの装置が考えられる。
第１の装置の特徴は、ディスプレイユニットに表示され
る行の数と同数の行バツフアメモリから構成することに
ある。各行バツフアメモリには、ディスプレイユニット
のスクリーンの１行に表示できるパターンすなわち例え
ばキャラクタを記憶することができる。直接メモリアク
セス方式（ＤＭＡ〕を用いてマイクロコンピュータのメ
モリがアクセスされ、各行バツフアメモリにはその都度
最新のデータ語が書込まれる。
る行の数と同数の行バツフアメモリから構成することに
ある。各行バツフアメモリには、ディスプレイユニット
のスクリーンの１行に表示できるパターンすなわち例え
ばキャラクタを記憶することができる。直接メモリアク
セス方式（ＤＭＡ〕を用いてマイクロコンピュータのメ
モリがアクセスされ、各行バツフアメモリにはその都度
最新のデータ語が書込まれる。
新しい通信サービス“スクリーンディスプレイ・テキス
ト”では、各表示すべきパターンに対し１つのデータ語
が記憶され、このデー冬語は多数の２進数字から形成さ
れる。パターンコード本来の表示には７ ｂｉｔ Ｌか
必要ないが、属性の為に更に例えば４０ ｂｉｔが付加
的に用いられる。これは、この場合に画像スクリーンの
１つの行に４０のキャラクタを表示１−る際、各行バツ
フアメモリが２４０’ｂｙｔｅ Ｙ記憶しなければな
らないことを意味する。データ伝送速度が２ Ｍｂｙｔ
ｅ ／ ｓｅｃ、のとき、直接メモリ・アクセスには２
４０μＳｅｃ 、の期間が必要となる。１画１象当り２
４行の場合、スクリーン内容を更新するのに５．７６
ｍ５ｅｃ、必要である。リフレッンユ周波数が５０ Ｈ
ｚ の場合、マイクロコンピュータは２８係以上もっ
ばら行バツフアメモリの更新だけに作用するので、別の
目的には使えない。
ト”では、各表示すべきパターンに対し１つのデータ語
が記憶され、このデー冬語は多数の２進数字から形成さ
れる。パターンコード本来の表示には７ ｂｉｔ Ｌか
必要ないが、属性の為に更に例えば４０ ｂｉｔが付加
的に用いられる。これは、この場合に画像スクリーンの
１つの行に４０のキャラクタを表示１−る際、各行バツ
フアメモリが２４０’ｂｙｔｅ Ｙ記憶しなければな
らないことを意味する。データ伝送速度が２ Ｍｂｙｔ
ｅ ／ ｓｅｃ、のとき、直接メモリ・アクセスには２
４０μＳｅｃ 、の期間が必要となる。１画１象当り２
４行の場合、スクリーン内容を更新するのに５．７６
ｍ５ｅｃ、必要である。リフレッンユ周波数が５０ Ｈ
ｚ の場合、マイクロコンピュータは２８係以上もっ
ばら行バツフアメモリの更新だけに作用するので、別の
目的には使えない。
第２の装置の場合、リフレッンユメモリは行バツフアメ
モリとして構成されておらず、１つの完全なスクリーン
内省に対し任意にアクセスできるメモリとして構成され
ている。リフレッシュメモリの読出しはマイクロコンピ
ュータに依存せずに行なわれる。リフレソンユメモリに
アクセスできるようにするため、マイクロコンピュータ
は、アクセスすべき位置のアドレスを１つのアドレスメ
モリに書込み、且つ新たなデータ語を１つのデータバッ
ファメモリに書込む。
モリとして構成されておらず、１つの完全なスクリーン
内省に対し任意にアクセスできるメモリとして構成され
ている。リフレッシュメモリの読出しはマイクロコンピ
ュータに依存せずに行なわれる。リフレソンユメモリに
アクセスできるようにするため、マイクロコンピュータ
は、アクセスすべき位置のアドレスを１つのアドレスメ
モリに書込み、且つ新たなデータ語を１つのデータバッ
ファメモリに書込む。
新たなデータ語の書込みは例えば、表示アドレスが、マ
イクロコンピュータから送出されたアドレスと一致した
ときに行なわれる。書込みは、帰線期間即ち水平帰線期
間または垂直帰線期間に行ってもよい。この形式の装置
は、新たな語が記憶される迄マイクロコンピュータを待
機させなければならないという欠点をもつ。さらにマイ
クロコンピュータがデータ語の他にアドレス語も送出し
なければならない。更にこの装置をスクリーンディスプ
レイ・テキストに用いる場合、属性の数が多いため回路
技術上の費用が高くつく。
イクロコンピュータから送出されたアドレスと一致した
ときに行なわれる。書込みは、帰線期間即ち水平帰線期
間または垂直帰線期間に行ってもよい。この形式の装置
は、新たな語が記憶される迄マイクロコンピュータを待
機させなければならないという欠点をもつ。さらにマイ
クロコンピュータがデータ語の他にアドレス語も送出し
なければならない。更にこの装置をスクリーンディスプ
レイ・テキストに用いる場合、属性の数が多いため回路
技術上の費用が高くつく。
第６の考えられうる装置では、リフレッシュメモリはや
はり全スクリーン内容を含んでおり、マイクロコンピュ
ータのメモリの一部である。
はり全スクリーン内容を含んでおり、マイクロコンピュ
ータのメモリの一部である。
マイクロコンピュータがリフレッシュメモリにアクセス
しようとするときは常に、画［象制御ユニットからの表
示アドレスが遮断され、マイクロコンピュータからの相
応のアドレスが加えられろ。これは、リフレッシュメモ
リの内容の正常な表示が妨害され、マイクロコンピュー
タの作用がスクリーンに障害と′して現われることを意
味する。この場合リフレッシュメモリ中の変化が比較的
大きい場合は画１象をブランキングして走査し、あるい
は変化が比較的小さい場合は帰線期間においてアクセス
することが考えられる。しかし障害として感じられる画
（象をブランキング走査することの他に、データ語の数
が多い場合またはデータ語の範囲が広い場合、′リフレ
ッシュメモリの更新が時間的に集約される。
しようとするときは常に、画［象制御ユニットからの表
示アドレスが遮断され、マイクロコンピュータからの相
応のアドレスが加えられろ。これは、リフレッシュメモ
リの内容の正常な表示が妨害され、マイクロコンピュー
タの作用がスクリーンに障害と′して現われることを意
味する。この場合リフレッシュメモリ中の変化が比較的
大きい場合は画１象をブランキングして走査し、あるい
は変化が比較的小さい場合は帰線期間においてアクセス
することが考えられる。しかし障害として感じられる画
（象をブランキング走査することの他に、データ語の数
が多い場合またはデータ語の範囲が広い場合、′リフレ
ッシュメモリの更新が時間的に集約される。
なぜならリフレッシュメモリの更新は帰線期間にしか行
なえないからである。
なえないからである。
第４の考えられうる装置は、第６の装置とは、リフレッ
シュメモリへのアクセスの際に画像制御ユニットの方が
優先されるという点で異なる。
シュメモリへのアクセスの際に画像制御ユニットの方が
優先されるという点で異なる。
これは、マイクロコンピュータがリフレッシュメモリに
アクセスしようとするときにマイクロコンピュータが画
１象制御ユニットによって、待機状態に置かれるという
ことを意味する。マイクロコンピュータはこの場合やは
り帰線期間になつ℃からはじめてリフレッシュメモリに
アクセスできる。この装置を用いれば確かにブランキン
グ走査を行わなく又よくなり、マイクロコンピュータに
よる変更時にも画像に何ら障害が起こらない。しかしこ
の装置でも、帰線期間にしかりフレツンユメモリにアク
セスできないので、リフレッシュメモリを比較的大幅に
更新する場合、比較的長い時間がかかる。
アクセスしようとするときにマイクロコンピュータが画
１象制御ユニットによって、待機状態に置かれるという
ことを意味する。マイクロコンピュータはこの場合やは
り帰線期間になつ℃からはじめてリフレッシュメモリに
アクセスできる。この装置を用いれば確かにブランキン
グ走査を行わなく又よくなり、マイクロコンピュータに
よる変更時にも画像に何ら障害が起こらない。しかしこ
の装置でも、帰線期間にしかりフレツンユメモリにアク
セスできないので、リフレッシュメモリを比較的大幅に
更新する場合、比較的長い時間がかかる。
発明の目的
従って本発明の目的は、リフレッシュメモリにおいて大
量のデータを更新しなければならない場合でも、リフレ
ッシュメモリの内容を非常に速く且つ画像を見る人に目
障りの感じを与えずに変更できるような、ディスプレイ
、ユニットでのパターン表示装置を提供することにある
。
量のデータを更新しなければならない場合でも、リフレ
ッシュメモリの内容を非常に速く且つ画像を見る人に目
障りの感じを与えずに変更できるような、ディスプレイ
、ユニットでのパターン表示装置を提供することにある
。
この目的は、本発明によれば冒頭に述べた形式の装置に
おいて、特許請求の範囲第１項記載の特徴を有する構成
により達成される。
おいて、特許請求の範囲第１項記載の特徴を有する構成
により達成される。
本発明の基本思想は、リフレッシュメモリを、その都度
表示のためにデータ語の読出しに必要な期間だけ画１象
制御ユニットに割当てるという点にある。パターン表示
中の他の期間には、リフレッシュメモリは再びマイクロ
コンピュータに割当てることができる。帰線期間を待つ
必要がなくなるので、最大待機時間は例えば４０μｓｅ
ｃ、から７００ ｎ５ｅｃ、 ヘと低減される。
表示のためにデータ語の読出しに必要な期間だけ画１象
制御ユニットに割当てるという点にある。パターン表示
中の他の期間には、リフレッシュメモリは再びマイクロ
コンピュータに割当てることができる。帰線期間を待つ
必要がなくなるので、最大待機時間は例えば４０μｓｅ
ｃ、から７００ ｎ５ｅｃ、 ヘと低減される。
本発明の装＠を用いると、大量のデータヲリフレツンユ
メモリにおいて非常に速く更新することができる。いう
までもなく、本発明の装置は、伺加的に公知の方法で水
平帰線期間および／または垂直帰線期間にリフレッシュ
メモリがマイクロコンピュータに割当てられるように構
成し又もよい。スイッチ段（まマルチプレクサを用いて
構成すると有利であり、マルチプレクサは画１象制御ユ
ニットから送出される表示アドレスかまたはマイクロコ
ンピュータのアドレス母線に送出されるアドレスを５選
択的にリフレッシュメモリに接続する。
メモリにおいて非常に速く更新することができる。いう
までもなく、本発明の装置は、伺加的に公知の方法で水
平帰線期間および／または垂直帰線期間にリフレッシュ
メモリがマイクロコンピュータに割当てられるように構
成し又もよい。スイッチ段（まマルチプレクサを用いて
構成すると有利であり、マルチプレクサは画１象制御ユ
ニットから送出される表示アドレスかまたはマイクロコ
ンピュータのアドレス母線に送出されるアドレスを５選
択的にリフレッシュメモリに接続する。
リフレッシュメモリのアドレス入力側が画１象制御ユニ
ットからマイクロコンピュータのアドレス母線に切換わ
る際に同時に、画１象制御ユニット中のパターンジェネ
レータのアドレス入力側を、リフレッシュメモリの出力
信号またはマイクロコンピュータから送出されるアドレ
スが、パターンジェネレータに供給されるように切換え
ることもできる。これにより殊にパターンジェネレータ
中の読み薔き可能メモリへの書込みが容易になる。
ットからマイクロコンピュータのアドレス母線に切換わ
る際に同時に、画１象制御ユニット中のパターンジェネ
レータのアドレス入力側を、リフレッシュメモリの出力
信号またはマイクロコンピュータから送出されるアドレ
スが、パターンジェネレータに供給されるように切換え
ることもできる。これにより殊にパターンジェネレータ
中の読み薔き可能メモリへの書込みが容易になる。
実施例の説明
次に本発明の実施例を図面に基づき詳細に説明する。
第１図および第６図は本発明の装置の実施例の回路図で
あり、第１図の装置においてパターンはディスプレイユ
ニットＡの画１象スクリーンＢに表示される。この場合
パターンとは英数字等の文字および／または図形である
。パターンに対応するデータ語はりフレツンユメモリＢ
ＷＶＣｄ己憶され℃おり、このメモリがサイクリックＶ
Ｃ胱出される。読出されたデータ語Ｄ１および丁）２は
、ディスプレイユニッ）ＡＶＣ前置接続された画１象制
御ユニットＢｓに供給される。画像１１Ｊ御ユニツトは
パターン表示のためにパターンジェネレータＺと表示制
御器Ａｓとを備えている。パターンジェネレータＺは固
定記憶装置ＲＯと読み書き１１能メモリＲＡとスイッチ
段ＡＴとから成る。固定記憶装置ＲＯと読み薔き可能メ
モリＲＡとは、表示すべきパターンのフォーマットに対
応づ−るコード語Ｃ１を記憶している。スイッチ段ＡＴ
はデータ語り２’４コード語Ｃ２として表示制御器に送
出する。コード語Ｃ２は、パターンの表示方式を決定す
る属性に対応している。例えば属性は、前景の色や背景
の色を、または点滅表示にするかしないかを決定する。
あり、第１図の装置においてパターンはディスプレイユ
ニットＡの画１象スクリーンＢに表示される。この場合
パターンとは英数字等の文字および／または図形である
。パターンに対応するデータ語はりフレツンユメモリＢ
ＷＶＣｄ己憶され℃おり、このメモリがサイクリックＶ
Ｃ胱出される。読出されたデータ語Ｄ１および丁）２は
、ディスプレイユニッ）ＡＶＣ前置接続された画１象制
御ユニットＢｓに供給される。画像１１Ｊ御ユニツトは
パターン表示のためにパターンジェネレータＺと表示制
御器Ａｓとを備えている。パターンジェネレータＺは固
定記憶装置ＲＯと読み書き１１能メモリＲＡとスイッチ
段ＡＴとから成る。固定記憶装置ＲＯと読み薔き可能メ
モリＲＡとは、表示すべきパターンのフォーマットに対
応づ−るコード語Ｃ１を記憶している。スイッチ段ＡＴ
はデータ語り２’４コード語Ｃ２として表示制御器に送
出する。コード語Ｃ２は、パターンの表示方式を決定す
る属性に対応している。例えば属性は、前景の色や背景
の色を、または点滅表示にするかしないかを決定する。
パターン表示を正しい時間経過で行なうために時間段Ｚ
Ｓが設けられており、時間段はクロック発生器と複数の
分周器と計数段とから成っている。時間段ＺＳは、スイ
ッチ段ＳＳを介して、表示アドレスＡｌ）、−リフレッ
ンユメモＩＪ Ｂ Ｗ Ｋ供給ｆるアドレスカウンタＡ
、Ｄト接続されている。表示アドレスＡ１はサイクリッ
クにカウントアツプされるので、リフレッシュメモリＢ
Ｗはパターン表示のためにサイクリックに読出される。
Ｓが設けられており、時間段はクロック発生器と複数の
分周器と計数段とから成っている。時間段ＺＳは、スイ
ッチ段ＳＳを介して、表示アドレスＡｌ）、−リフレッ
ンユメモＩＪ Ｂ Ｗ Ｋ供給ｆるアドレスカウンタＡ
、Ｄト接続されている。表示アドレスＡ１はサイクリッ
クにカウントアツプされるので、リフレッシュメモリＢ
Ｗはパターン表示のためにサイクリックに読出される。
スイジチ段ＳＳ中に略示されｆこスイッチは、表示アド
レスＡ１がリフレッシュメモリＢＷに接続されていると
き、実線で示す位置にある。このスイッチは切換信号Ｓ
により操作され、この信号が２進値１を有１−ろときに
常にスイッチを実線で示す位置に切換える。
レスＡ１がリフレッシュメモリＢＷに接続されていると
き、実線で示す位置にある。このスイッチは切換信号Ｓ
により操作され、この信号が２進値１を有１−ろときに
常にスイッチを実線で示す位置に切換える。
リフレッシュメモリＢＷ中のデータ語Ｄ１およびＤ２の
書込みおよび更新はマイクロコンピュータＭ’ｌ用いて
行なわれマイクロコンピュータのデータ母ＷＤＢに、リ
フレッシュメモリＢＷがデータバッファメモリＤＰを介
して接続されている。図示していない入カニニット、例
えばキーボードを介して、表示すべきパターンがマイク
ロコンピュータＭに供給される。データ語Ｄ１およびＤ
２をリフレッシュメモリＢＷに薔込むｆこめにスイッチ
段ＳＳのスイッチが破綴で示す位置になり、アドレス母
線ＡＢを介してリフレッシュメモリにアドレスＡ２が供
給される。このアドレスＡ２の下に、データ語Ｄ１およ
びＤ２が書込まれる。
書込みおよび更新はマイクロコンピュータＭ’ｌ用いて
行なわれマイクロコンピュータのデータ母ＷＤＢに、リ
フレッシュメモリＢＷがデータバッファメモリＤＰを介
して接続されている。図示していない入カニニット、例
えばキーボードを介して、表示すべきパターンがマイク
ロコンピュータＭに供給される。データ語Ｄ１およびＤ
２をリフレッシュメモリＢＷに薔込むｆこめにスイッチ
段ＳＳのスイッチが破綴で示す位置になり、アドレス母
線ＡＢを介してリフレッシュメモリにアドレスＡ２が供
給される。このアドレスＡ２の下に、データ語Ｄ１およ
びＤ２が書込まれる。
画ＩＪ７ ｆｌＪ ｊ卸ユニットＥＳとマイクロコンピ
ュータＭとがりフレツンユメモリＢＷに同時にアクセス
するのを防止するために、メモリ制御器ｓｐが設けられ
ており、メモリ制御器は、マイクロコンピュータＭがリ
フレッシュメモリＢＷにアクセスできるときは常開、ア
クセス可能信号ＲｋマイクロコンピュータＭに供給する
。メモリ制御器ｓｐは時間段ＺＳと接続されているので
、マイクロコンピュータＭがアクセスするときは常にス
イッチ段ＳＳのスイッチが仮綴で示す位置をとり、画像
制御ユニツ）ＢＳがアクセスするときは常にスイッチが
実線で示す位置をとる。
ュータＭとがりフレツンユメモリＢＷに同時にアクセス
するのを防止するために、メモリ制御器ｓｐが設けられ
ており、メモリ制御器は、マイクロコンピュータＭがリ
フレッシュメモリＢＷにアクセスできるときは常開、ア
クセス可能信号ＲｋマイクロコンピュータＭに供給する
。メモリ制御器ｓｐは時間段ＺＳと接続されているので
、マイクロコンピュータＭがアクセスするときは常にス
イッチ段ＳＳのスイッチが仮綴で示す位置をとり、画像
制御ユニツ）ＢＳがアクセスするときは常にスイッチが
実線で示す位置をとる。
第２図に示す、第１図の装置の種々の個所の信号の波形
図では、横勢に時間ｔ、縦軸に各信号の瞬時値が示され
又いる。切換信号Ｓは、各パターンが画像スクリーンＢ
に表示されている間、交互に２進値Ｏまたは１を有する
。１行に合計Ｎ個のキャラクタが示される。このために
要する時間９ＴＤで示す。１つのキャラクタを表示する
のに要する時間ＴＺＥは、時間ＴＤを１行中のキャラク
タの数Ｎで割ることにより得られる。切換信号Ｓが値１
乞有し、スイッチ段ＳＳのスイッチが実線で示す位置を
とると、アドレスＡ１がリフレッシュメモリＢＷへ接続
される。このために切換時間ＴＳ？：要する。この切換
時間ＴＳの後、アドレス信号Ａ１に所属するアドレスＡ
が、リフレッシュメモリＢＷに加えられる。アクセスタ
イムＴＢの後、リフレッシュメモリＢｗの出力１１１に
データ語Ｄ１およびＤ２が現われる。パターンジェネレ
ータＺのアクセスタイムＴ ’Ｚの後、コード語Ｃ１お
よびＣ２が生じ、表示制御器Ａｓ中の例えばンフトレジ
スタにコード語が供給される。画１象制御ユニットＢＳ
のアクセスには、時間ＴＳ、ＴＢおよびＴＺを合計した
時間’Ｉ’ＢＳが必要とされる。
図では、横勢に時間ｔ、縦軸に各信号の瞬時値が示され
又いる。切換信号Ｓは、各パターンが画像スクリーンＢ
に表示されている間、交互に２進値Ｏまたは１を有する
。１行に合計Ｎ個のキャラクタが示される。このために
要する時間９ＴＤで示す。１つのキャラクタを表示する
のに要する時間ＴＺＥは、時間ＴＤを１行中のキャラク
タの数Ｎで割ることにより得られる。切換信号Ｓが値１
乞有し、スイッチ段ＳＳのスイッチが実線で示す位置を
とると、アドレスＡ１がリフレッシュメモリＢＷへ接続
される。このために切換時間ＴＳ？：要する。この切換
時間ＴＳの後、アドレス信号Ａ１に所属するアドレスＡ
が、リフレッシュメモリＢＷに加えられる。アクセスタ
イムＴＢの後、リフレッシュメモリＢｗの出力１１１に
データ語Ｄ１およびＤ２が現われる。パターンジェネレ
ータＺのアクセスタイムＴ ’Ｚの後、コード語Ｃ１お
よびＣ２が生じ、表示制御器Ａｓ中の例えばンフトレジ
スタにコード語が供給される。画１象制御ユニットＢＳ
のアクセスには、時間ＴＳ、ＴＢおよびＴＺを合計した
時間’Ｉ’ＢＳが必要とされる。
引続いて次のアドレスＡ１を設定することができる。し
かし、切換信号Ｓは時間ＴＢＳの後に値ＯＫなるので、
このアドレスＡ１はもはやりフレツンユメモリＢＷに接
続されない。その代りにスイッチ段ＳＳのスイッチが破
線で示す位置をとり、リフレッシュメモリＢＷはマイク
ロコンピュータＭに接続される。マイクロコンピュータ
の側に書込み命令または読出し命令が加わっている場合
、マイクロコンピュータは時間ＴＺＥとＴＢＳとの時間
差から成る時間ＴＭの間、リフレッシュメモリＢＷにア
クセスすることができる。
かし、切換信号Ｓは時間ＴＢＳの後に値ＯＫなるので、
このアドレスＡ１はもはやりフレツンユメモリＢＷに接
続されない。その代りにスイッチ段ＳＳのスイッチが破
線で示す位置をとり、リフレッシュメモリＢＷはマイク
ロコンピュータＭに接続される。マイクロコンピュータ
の側に書込み命令または読出し命令が加わっている場合
、マイクロコンピュータは時間ＴＺＥとＴＢＳとの時間
差から成る時間ＴＭの間、リフレッシュメモリＢＷにア
クセスすることができる。
従ッテマイクロコンピュータＭは、時間ＴＤ後に、Ｎ番
目のキャラクタが表示され終って帰線期間になるまで待
機する必要がなく、各パターンの表示中にアクセスする
ことができる。その結果、例えば電子ビームが１回掃引
する間に、４０個のキャラクタを表示する場合リフレッ
シュメモリＢＷに４０回、アクセスすることができる。
目のキャラクタが表示され終って帰線期間になるまで待
機する必要がなく、各パターンの表示中にアクセスする
ことができる。その結果、例えば電子ビームが１回掃引
する間に、４０個のキャラクタを表示する場合リフレッ
シュメモリＢＷに４０回、アクセスすることができる。
第６図に示す装置の回路図では、リフレッシュメモリＢ
Ｗが６つの記憶ユニットから構成されており、２ｋＸ６
ｂｙｔｅ の記憶容量を有している。各データ語Ｄ１
は１ ｂｙｔｅ から成り、他方属性に対応するデー
タ語Ｄ２は５ｂｙｔｅ？：含む。
Ｗが６つの記憶ユニットから構成されており、２ｋＸ６
ｂｙｔｅ の記憶容量を有している。各データ語Ｄ１
は１ ｂｙｔｅ から成り、他方属性に対応するデー
タ語Ｄ２は５ｂｙｔｅ？：含む。
ディスプレイユニットＡにパターンを表示する際、アド
レスデコーダＡＤが、クロッグ発生器ＴＧで発生される
クロックパルスにより歩進させられる。クロックパルス
は分周器ＦＴと計数段ＺＡと時間発生器ＺＧとに供給さ
れ、相応の時間関係を生ぜしぬる。計数段ＺＡは例えば
１ライン中のキャラクタのドツト数や１行中のキャラク
タの数、個々のライン数、および各画１象中の行数を計
数する。アドレス力クンタＡＤはサイクリックにそのア
ドレスＡＩ’＆カウントアツプし、このアドレスをマル
チプレクサＭ１を介してリフレッシュメモリＢＷに供給
する。マルチプレクサＭ１は、他のマルチプレクサＭ２
〜Ｍ４同様、計数段ＺＡから送出される切換信号ＳＦよ
り切換えられる。リフレッシュメモリ１−Ｉ Ｗから読
出された属性は、中間記憶装置ｚｓｐを介してデータ語
Ｄ２としてスイッチ段ＡＴに供給される。そこでデータ
語はコード語に変換され、コード語が表示制御器Ａｓに
供給される。
レスデコーダＡＤが、クロッグ発生器ＴＧで発生される
クロックパルスにより歩進させられる。クロックパルス
は分周器ＦＴと計数段ＺＡと時間発生器ＺＧとに供給さ
れ、相応の時間関係を生ぜしぬる。計数段ＺＡは例えば
１ライン中のキャラクタのドツト数や１行中のキャラク
タの数、個々のライン数、および各画１象中の行数を計
数する。アドレス力クンタＡＤはサイクリックにそのア
ドレスＡＩ’＆カウントアツプし、このアドレスをマル
チプレクサＭ１を介してリフレッシュメモリＢＷに供給
する。マルチプレクサＭ１は、他のマルチプレクサＭ２
〜Ｍ４同様、計数段ＺＡから送出される切換信号ＳＦよ
り切換えられる。リフレッシュメモリ１−Ｉ Ｗから読
出された属性は、中間記憶装置ｚｓｐを介してデータ語
Ｄ２としてスイッチ段ＡＴに供給される。そこでデータ
語はコード語に変換され、コード語が表示制御器Ａｓに
供給される。
データ語Ｄ１はマルチプレクサＭ２を介して固定記憶装
置ＲＯに供給され、またリフレッシュメモリＢＷから直
接に読み書き可能メモＩＪＲＡに供給される。ここで相
応のコード語Ｃ１が読出され、やはり表示制御器ＡＳＩ
Ｃ供給される。
置ＲＯに供給され、またリフレッシュメモリＢＷから直
接に読み書き可能メモＩＪＲＡに供給される。ここで相
応のコード語Ｃ１が読出され、やはり表示制御器ＡＳＩ
Ｃ供給される。
１行のキャラクタは複数のラインに亘っているので、別
のマルチプレクサＭ３）ｋ介してライン信号がメモリＲ
ＯおよびＲＡに供給される。メモＩＪ ＲＯおよびＲＡ
間の選択は選択段ＳＦで行なわれる。
のマルチプレクサＭ３）ｋ介してライン信号がメモリＲ
ＯおよびＲＡに供給される。メモＩＪ ＲＯおよびＲＡ
間の選択は選択段ＳＦで行なわれる。
マイクロコンピュータＭによりアクセスする場合、メモ
リ制御器ｓｐがアクセス可能信号Ｒを送出する。切換信
号Ｓは値１となり、マルチプレクサＭ１〜Ｍ４を切換え
る。マイクロコンピュータＭからアドレ、スＡ２がリフ
レッシュメモリＢＷとアドレスデコーダＤＥとに供給さ
れ、アドレスデコーダが個々の記憶ユニットヲ選択する
。書込み過程では相応のデータ語Ｄ１およびＤ２がデー
タ母線ＤＢを介してデータバッファメモＩＪ Ｄ Ｐ
Ｉに記憶され、書込み信号Ｗが送出されるとリフレッシ
ュメモリＢＷに書込まれる。続いてマルチプレクサＭ１
〜Ｍ４が内び切換えられ、その結果画１象制御ユニツ）
ＢＳが再びリフレッシュメモリＢＷにアクセスする。読
み書き可能メモリＲＡに新たなコード語ＣＩＹ書込みた
い場合、この操作はやはりデータ母線ＤＢを介して行な
われ、このデータ母線にお℃・て相応のデータがデータ
バッファメモリＤ Ｐ ２に記憶される。マルチプレク
サＭ４は、アドレスデコーダＤＥから送出される信号を
接続し、書込み信号Ｗが生ずると、データバッファメモ
、すＤＰ２に中間記憶されていたデータがＲＡに書込ま
れる。このようＫＬで、パターンジェネレータＺ中のキ
ャラクタセットを、ダイナミツりに変更することができ
る。
リ制御器ｓｐがアクセス可能信号Ｒを送出する。切換信
号Ｓは値１となり、マルチプレクサＭ１〜Ｍ４を切換え
る。マイクロコンピュータＭからアドレ、スＡ２がリフ
レッシュメモリＢＷとアドレスデコーダＤＥとに供給さ
れ、アドレスデコーダが個々の記憶ユニットヲ選択する
。書込み過程では相応のデータ語Ｄ１およびＤ２がデー
タ母線ＤＢを介してデータバッファメモＩＪ Ｄ Ｐ
Ｉに記憶され、書込み信号Ｗが送出されるとリフレッシ
ュメモリＢＷに書込まれる。続いてマルチプレクサＭ１
〜Ｍ４が内び切換えられ、その結果画１象制御ユニツ）
ＢＳが再びリフレッシュメモリＢＷにアクセスする。読
み書き可能メモリＲＡに新たなコード語ＣＩＹ書込みた
い場合、この操作はやはりデータ母線ＤＢを介して行な
われ、このデータ母線にお℃・て相応のデータがデータ
バッファメモリＤ Ｐ ２に記憶される。マルチプレク
サＭ４は、アドレスデコーダＤＥから送出される信号を
接続し、書込み信号Ｗが生ずると、データバッファメモ
、すＤＰ２に中間記憶されていたデータがＲＡに書込ま
れる。このようＫＬで、パターンジェネレータＺ中のキ
ャラクタセットを、ダイナミツりに変更することができ
る。
上記の装置は、殊に通信サービスの”スクリーンディス
プレイ・テキスト“に関して角いると有利である。なぜ
なら、この場合パターン即ち文字および図形が多数の属
性を伴っており、リフレツンユメモリＢＷにおける更Ｗ
ｒの除に大量のデータを変更しなければならないからで
ある。いうまでもなく本発明の装置は他のディスプレイ
装置にも用いることができる。
プレイ・テキスト“に関して角いると有利である。なぜ
なら、この場合パターン即ち文字および図形が多数の属
性を伴っており、リフレツンユメモリＢＷにおける更Ｗ
ｒの除に大量のデータを変更しなければならないからで
ある。いうまでもなく本発明の装置は他のディスプレイ
装置にも用いることができる。
第１図は本発明の装置の実施例のブロック回路図、第２
図は第１図の装置の種々の個所の信号の波形図、第６図
は本発明の装置の詳細なブロック回路図である。 ＢＷ・・・リフレッンユメモリ、ＢＳ・・・画像制御ユ
ニット、Ｍ・°・マイクロコンピュータ、ＳＳ・・・ス
イッチ段、Ｍ１〜Ｍ４・・・マルチプレクサ、ＲＡ・・
・読み書き可能メモリ、ＺＳ・・・中゛間記憶装置
図は第１図の装置の種々の個所の信号の波形図、第６図
は本発明の装置の詳細なブロック回路図である。 ＢＷ・・・リフレッンユメモリ、ＢＳ・・・画像制御ユ
ニット、Ｍ・°・マイクロコンピュータ、ＳＳ・・・ス
イッチ段、Ｍ１〜Ｍ４・・・マルチプレクサ、ＲＡ・・
・読み書き可能メモリ、ＺＳ・・・中゛間記憶装置
Claims (1)
- 【特許請求の範囲】 １、リフレッシュメモリが設けられており、該リフレツ
ンユメモリは、一方ではディスプレイユニットでのパタ
ーンの表示を制御する画１象制＠ｌユニットと接続され
ており、他方ではマイクロコンピュータに接続されてお
り、さらにＩ） ７レツンユメモリのアドレス入力側か
画１象制御ユニットまたはマイクロコンピュータに選択
的に接続可能である、ディスグレイユニットでのパター
ン表示装置においで、スイッチ段（ＳＳ）が設けられて
おり、該スイッチ段が、１つのパターンの１つのライン
での表示に対応する期間（ＴＺＥ ）中、リフレツンユ
メモリ（ＢＷ）％２マイクロコンピュータ（Ｍ）と画１
象制御ユニソ）（ＢＳ）とに交互に選択的に接続するこ
とを特徴とする、ディスプレイユニットでのパターン表
示装置。 ２、スイッチ段（ＳＳ）が、マイクロコンピュータ（Ｍ
）から送出されたアドレスまたは画像制御ユニット（Ｂ
Ｓ）から送出されたアドレスを、リフレツンユメモリ（
ＢＷ、） Ｋ選択−的に接続する特許請求の範囲第１項
記載のディスプレイユニットでのパターン表示装＠。 ６、 スイッチ段（ＳＳ）が少なくとも１つのマルチプ
レクサ（Ｍｌ）を備えｆこ特許請求の範囲第１項記載の
ディスプレイユニットでのパターン表示装置。 ４、スイッチ段（ＳＳ）が付加的に帰線期間に、リフレ
ッシュメモリ（ＢＷ）″４！ｒ：画ＩＩ 制ｍｌユニッ
ト（ＢＳ）から遮断してマイクロコンピュータ（Ｍ）に
接続する特許請求の範囲第１項記載のディスグレイユニ
ットでのパターン表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE32200315 | 1982-05-27 | ||
| DE3220031 | 1982-05-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58211781A true JPS58211781A (ja) | 1983-12-09 |
Family
ID=6164674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58090135A Pending JPS58211781A (ja) | 1982-05-27 | 1983-05-24 | デイスプレイユニツトでのパタ−ン表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0096290A2 (ja) |
| JP (1) | JPS58211781A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900005188B1 (ko) * | 1986-07-25 | 1990-07-20 | 후지쓰 가부시끼가이샤 | Crt 콘트롤러 |
-
1983
- 1983-05-24 EP EP83105130A patent/EP0096290A2/de not_active Withdrawn
- 1983-05-24 JP JP58090135A patent/JPS58211781A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0096290A2 (de) | 1983-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS592905B2 (ja) | デイスプレイ装置 | |
| EP0525986A2 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| US4648032A (en) | Dual purpose screen/memory refresh counter | |
| JPS58211781A (ja) | デイスプレイユニツトでのパタ−ン表示装置 | |
| JP2506960B2 (ja) | ディスプレイ制御装置 | |
| JPH0443594B2 (ja) | ||
| JPH071425B2 (ja) | ラスタ走査表示システム | |
| JP3248245B2 (ja) | 画像表示装置 | |
| JPS5946681A (ja) | ユ−ザ定義ｒａｍへのパタ−ン書込装置 | |
| JPS61219082A (ja) | 表示制御装置 | |
| SU1741123A1 (ru) | Устройство дл отображени информации | |
| JPS6146978A (ja) | Ｃｒｔ表示装置 | |
| JPS59223880A (ja) | 画像処理方法および装置 | |
| JPS6250888A (ja) | 表示システム | |
| SU1509985A1 (ru) | Устройство дл отображени радиолокационной информации на экране электронно-лучевой трубки | |
| JPS61270980A (ja) | テレビジヨン受信機のプリンタ装置 | |
| JPS5995589A (ja) | Ｃｒｔ表示装置 | |
| JPS5936291A (ja) | Ｃｒｔデイスプレイコントロ−ル装置 | |
| JPS644194B2 (ja) | ||
| JPH052156B2 (ja) | ||
| JPS6143785A (ja) | 表示装置 | |
| JPS61209481A (ja) | 文字表示装置 | |
| JPH0443595B2 (ja) | ||
| JPS59178486A (ja) | 表示制御方式 | |
| JPS60129786A (ja) | 画像メモリ装置 |