JPS58214926A - 多相タイミングパルス発生装置 - Google Patents
多相タイミングパルス発生装置Info
- Publication number
- JPS58214926A JPS58214926A JP57098743A JP9874382A JPS58214926A JP S58214926 A JPS58214926 A JP S58214926A JP 57098743 A JP57098743 A JP 57098743A JP 9874382 A JP9874382 A JP 9874382A JP S58214926 A JPS58214926 A JP S58214926A
- Authority
- JP
- Japan
- Prior art keywords
- data
- timing
- offset
- register
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、設定タイミングデータとチャネル選択デー
タとが与えられて、その設定タイミングデータに対応し
た遅延量を基準タイミングパルスに対して持っているタ
イミングパルスを、チャネル選択データにより選択され
たチャネルに対して発生するようにした多相タイミング
パルス発生装置に関する。
タとが与えられて、その設定タイミングデータに対応し
た遅延量を基準タイミングパルスに対して持っているタ
イミングパルスを、チャネル選択データにより選択され
たチャネルに対して発生するようにした多相タイミング
パルス発生装置に関する。
例えば第１図に示すように、制御部１１の端子１２より
設定タイミングデータをタイミングパルス発生器１３に
与えると共に制御部１１がら端子１４を通じて、チャネ
ル選択データをタイミングパルス発生器１３に与える。
設定タイミングデータをタイミングパルス発生器１３に
与えると共に制御部１１がら端子１４を通じて、チャネ
ル選択データをタイミングパルス発生器１３に与える。
タイミングパルス発生器１３はその与えられたチャネル
選択データと対応して、各チャネルの出力端子ｔ１〜ｔ
ｎの何れかに対し、設定タイミングデータで決る位相の
タイミングパルスを出力する。例えば第２図Ａの基準タ
イミングパルスＴｐに対して、第１チヤネルについては
Ｔ１だけ遅れたタイミングパルスを発生して端子ｔ１に
出力し、第２チヤネルについては、基準タイミングパル
スＴｐに対して、Ｔ２だけ遅れたタイミングパルスを発
生し、第ｎチャネルについては基準パルスＴｐに対して
Ｔｎだけ遅れてタイミングパルスを発生する。基準タイ
ミングパルスに対する遅れＴ＋−Ｔｒｌは端子１４から
のチャネル選択データを与えると共に設定タイミングデ
ータを端子１２に与えて変更すτ５ことができる。
選択データと対応して、各チャネルの出力端子ｔ１〜ｔ
ｎの何れかに対し、設定タイミングデータで決る位相の
タイミングパルスを出力する。例えば第２図Ａの基準タ
イミングパルスＴｐに対して、第１チヤネルについては
Ｔ１だけ遅れたタイミングパルスを発生して端子ｔ１に
出力し、第２チヤネルについては、基準タイミングパル
スＴｐに対して、Ｔ２だけ遅れたタイミングパルスを発
生し、第ｎチャネルについては基準パルスＴｐに対して
Ｔｎだけ遅れてタイミングパルスを発生する。基準タイ
ミングパルスに対する遅れＴ＋−Ｔｒｌは端子１４から
のチャネル選択データを与えると共に設定タイミングデ
ータを端子１２に与えて変更すτ５ことができる。
このように端子１．−１ｎより、多相タイミングパルス
を発生し、例えば半導体集積回路に対する試験に必要と
する各１タイミングパルスを発生する。ところで被試験
半導体集積回路によっては、基準クロックに対するタイ
ミング位相を決定するのではなく、その被試験集積回路
より発生する、アドレスラッチイネーブル信呵、いわゆ
るＡ、 Ｌ Ｅ信号を基準として、各種位相のタイミン
グパルスを発生する必要がある場合がある。
を発生し、例えば半導体集積回路に対する試験に必要と
する各１タイミングパルスを発生する。ところで被試験
半導体集積回路によっては、基準クロックに対するタイ
ミング位相を決定するのではなく、その被試験集積回路
より発生する、アドレスラッチイネーブル信呵、いわゆ
るＡ、 Ｌ Ｅ信号を基準として、各種位相のタイミン
グパルスを発生する必要がある場合がある。
このアドレスラッチイネーブル信号は被試験集積回路に
よって基準タイミングパルスを与えてから発生するまで
の時間が異なっているのが一般的である。このため従来
においては被試験集積回路のアドレスラッチイネーブル
信号と基準パルスとの位相差を測定し、この位相差に対
応して制御１部１１において出力端子１２に出力する各
チャネルごとの設定タイミングデータ、つまり遅延時間
Ｔ１〜Ｔｎをそれぞれ演算して与えていた。このため制
御部１１の負担が太くなっていた。
よって基準タイミングパルスを与えてから発生するまで
の時間が異なっているのが一般的である。このため従来
においては被試験集積回路のアドレスラッチイネーブル
信号と基準パルスとの位相差を測定し、この位相差に対
応して制御１部１１において出力端子１２に出力する各
チャネルごとの設定タイミングデータ、つまり遅延時間
Ｔ１〜Ｔｎをそれぞれ演算して与えていた。このため制
御部１１の負担が太くなっていた。
この発明の目的は、タイミング設定データに対する補正
を制御部で行うことなく、簡単１こ補正することができ
、制御部の負担を軽くするようにした多相タイミングパ
ルス発生装置を提供することにある。
を制御部で行うことなく、簡単１こ補正することができ
、制御部の負担を軽くするようにした多相タイミングパ
ルス発生装置を提供することにある。
この発明によれば、オフセットデータをオフセットレジ
スタに記憶する。このオフセットデータは、例えば試験
されるべき回路に対応して測定された補正時間（位相）
と対応したデータである。各チャネルに対応してそのチ
ャネルについてオフセットデータを設定タイミングデー
タに対して加減鋳するか否かを示すオフセット指示デー
タをオフセット指示レジスタに記憶しておく。制御１部
がらは予め決められた補正なしの設定タイミングデータ
を出力し、制作１部からのチャネル選択データとによっ
てオフセット指示レジスタを読み出し、そのチャネルが
位相補正を必要とする場合は、オフセットレジスタのオ
フセットデータと設定タイミングデータとを加減算して
タイミング発生器に供給する。このようにして制御部に
おいては、補正位相に対応して設定タイミングデータに
対し修正演算を行うことなく、全ての被試験集積回路に
対しあらかじめ決まった設定タイミングデータを発生す
ればよい。
スタに記憶する。このオフセットデータは、例えば試験
されるべき回路に対応して測定された補正時間（位相）
と対応したデータである。各チャネルに対応してそのチ
ャネルについてオフセットデータを設定タイミングデー
タに対して加減鋳するか否かを示すオフセット指示デー
タをオフセット指示レジスタに記憶しておく。制御１部
がらは予め決められた補正なしの設定タイミングデータ
を出力し、制作１部からのチャネル選択データとによっ
てオフセット指示レジスタを読み出し、そのチャネルが
位相補正を必要とする場合は、オフセットレジスタのオ
フセットデータと設定タイミングデータとを加減算して
タイミング発生器に供給する。このようにして制御部に
おいては、補正位相に対応して設定タイミングデータに
対し修正演算を行うことなく、全ての被試験集積回路に
対しあらかじめ決まった設定タイミングデータを発生す
ればよい。
箪３図はこの発明による多相タイミングパルス発生値ｒ
Ｊｑの一例を示し１、第１図と対応する部分には同一符
号をつけである。この発明においては制御部１１の端子
１２より出力された設定タイミングデータは設定タイミ
ングレジスタＪ５に格納さね、またこの設定タイミング
データに対する修正量としてのオフセットデータはオフ
セットレジスタ１６に記憶される。さらにオフセット指
令レジスタ１７が設けられ、これには各チャネルに対し
てオフセットデータを設定タイミングデータに対して加
減算するか否かを示すデータが記憶されており、加減算
を行う場合は、そのチャネルと対応したセットに１１”
が記憶され、そうでない場合は１０”が記憶されている
。このオフセット指令レジスタ１７はセレクタ１８にお
いて、端子１４よりのチャネル選択データにより対応チ
ャネルのオフセット指示データが取り出されてゲート１
９へ与えられる。ゲート１９にはオフセットレジスタ１
６よりのオフセットデータが与えられており、ゲート１
９の出力と設定タイミングレジスタ１５の出力とは加算
回路２１で加算されてタイミング発生器１３に設定タイ
ミングデータとして与えられる。
Ｊｑの一例を示し１、第１図と対応する部分には同一符
号をつけである。この発明においては制御部１１の端子
１２より出力された設定タイミングデータは設定タイミ
ングレジスタＪ５に格納さね、またこの設定タイミング
データに対する修正量としてのオフセットデータはオフ
セットレジスタ１６に記憶される。さらにオフセット指
令レジスタ１７が設けられ、これには各チャネルに対し
てオフセットデータを設定タイミングデータに対して加
減算するか否かを示すデータが記憶されており、加減算
を行う場合は、そのチャネルと対応したセットに１１”
が記憶され、そうでない場合は１０”が記憶されている
。このオフセット指令レジスタ１７はセレクタ１８にお
いて、端子１４よりのチャネル選択データにより対応チ
ャネルのオフセット指示データが取り出されてゲート１
９へ与えられる。ゲート１９にはオフセットレジスタ１
６よりのオフセットデータが与えられており、ゲート１
９の出力と設定タイミングレジスタ１５の出力とは加算
回路２１で加算されてタイミング発生器１３に設定タイ
ミングデータとして与えられる。
この発明のタイミング発生値１ｖを使用するにあたって
は、例えば集積回路の試験を行うためのタイミングを発
生する場合、その被集積回路に対してクロックパルスを
与え、例えばアドレスラッチイネーブル信号が発生する
までの時間を予め測定し、その時間に対応した値をオフ
セットレジスタ１６に設定しておく。この状態で制御部
１１より従来と同様に端子１４にチャネル選択データを
与えると共に、そのチャネルで発生ずるタイミングパル
スの基準タイミングパルスに対する遅延時間を設定タイ
ミングデータとして端子１２に出力し、これが設定タイ
ミングレジスタ１５に格納される。
は、例えば集積回路の試験を行うためのタイミングを発
生する場合、その被集積回路に対してクロックパルスを
与え、例えばアドレスラッチイネーブル信号が発生する
までの時間を予め測定し、その時間に対応した値をオフ
セットレジスタ１６に設定しておく。この状態で制御部
１１より従来と同様に端子１４にチャネル選択データを
与えると共に、そのチャネルで発生ずるタイミングパル
スの基準タイミングパルスに対する遅延時間を設定タイ
ミングデータとして端子１２に出力し、これが設定タイ
ミングレジスタ１５に格納される。
端子１４よりのチャネル選択データはセレクタ１８に与
えられ、その選択したチャネルについて、設定タイミン
グデータに対しオフセットデータを加減算するか否かを
示すデータがオフセット指示レジスタ１７から取出され
、これがアンドゲート１９に与えられる。
えられ、その選択したチャネルについて、設定タイミン
グデータに対しオフセットデータを加減算するか否かを
示すデータがオフセット指示レジスタ１７から取出され
、これがアンドゲート１９に与えられる。
オフセットデータによる修正を必要とする場合はアンド
ゲート１９が開き、オフセットレジスタ１６よりのオフ
セットデータが加算器２１に加えられてレジスタ１５よ
りの設定タイミングデータとの加減算が行われる。加算
器２１の出力が設定タイミングデータとしてタイミング
発生器１３に与えられる。またこのタイミング発生器１
３１ζは端子１４よりチャネル選択データが与えられて
いる。これによってタイミング発生器１３においては従
来のものと同様に、基準タイミングにス対、、、 Ｌ。
ゲート１９が開き、オフセットレジスタ１６よりのオフ
セットデータが加算器２１に加えられてレジスタ１５よ
りの設定タイミングデータとの加減算が行われる。加算
器２１の出力が設定タイミングデータとしてタイミング
発生器１３に与えられる。またこのタイミング発生器１
３１ζは端子１４よりチャネル選択データが与えられて
いる。これによってタイミング発生器１３においては従
来のものと同様に、基準タイミングにス対、、、 Ｌ。
設定タイミングデータに対応した遅れ時間を持ったタイ
ミングパルスを対応するチャネルに発生して出力する。
ミングパルスを対応するチャネルに発生して出力する。
チャネル選択データにより選択されたオフセット指示デ
ータがオフセットデータによる修正を必要としないこと
を指示している場合においてはセレクタ１８の出力は１
０′となり、ゲート１９は閉じたま＼である。従ってレ
ジスタ１５よりの設定タイミングデータがそのまま加算
器２１を通じてタイミング発生器１３に与λられる。
ータがオフセットデータによる修正を必要としないこと
を指示している場合においてはセレクタ１８の出力は１
０′となり、ゲート１９は閉じたま＼である。従ってレ
ジスタ１５よりの設定タイミングデータがそのまま加算
器２１を通じてタイミング発生器１３に与λられる。
このようにこの発明の多相タイミングパルス発生装置に
よれば、設定タイミングデータに対する修正を必要とす
る場合において、制御部１１内において各チャネルに対
して、その設定タイミングデータの修正演算をいちいち
行う必要がな（，９積回路などの被試験回路に対応して
必要とするオフセットデータをまず測定し、そのオフセ
ットデータをオフセットレジスタ１６に記惚しておけば
よい。制御部１１では従来と同様の予め決められた設定
タイミングデータを出力すれば、オフセットデータと、
設定タイミングデータとの加減算が自ＷＩｌｔ的に行わ
れる。１１１正を必要としないチャネルについては制御
部１１よりの敢定タイミングデータがそのま＼タイミン
グ発生器１３に与えられる。
よれば、設定タイミングデータに対する修正を必要とす
る場合において、制御部１１内において各チャネルに対
して、その設定タイミングデータの修正演算をいちいち
行う必要がな（，９積回路などの被試験回路に対応して
必要とするオフセットデータをまず測定し、そのオフセ
ットデータをオフセットレジスタ１６に記惚しておけば
よい。制御部１１では従来と同様の予め決められた設定
タイミングデータを出力すれば、オフセットデータと、
設定タイミングデータとの加減算が自ＷＩｌｔ的に行わ
れる。１１１正を必要としないチャネルについては制御
部１１よりの敢定タイミングデータがそのま＼タイミン
グ発生器１３に与えられる。
従って制御部１１において゛は第１図におけるようなオ
フセットデータの加減算を必要とせず、それだけ負担が
軽くなる。なお第３図においてレジスタ１７をメモリと
して構成し、セレクタ１８を省略し端子１４のチャネル
選択データによって、レジスタ１７をアドレス指定して
読み出し、その読み出し出力をアンドゲート１９へ供給
するようにしてもよい。
フセットデータの加減算を必要とせず、それだけ負担が
軽くなる。なお第３図においてレジスタ１７をメモリと
して構成し、セレクタ１８を省略し端子１４のチャネル
選択データによって、レジスタ１７をアドレス指定して
読み出し、その読み出し出力をアンドゲート１９へ供給
するようにしてもよい。
【図面の簡単な説明】
第１図は従来の多相タイミングパルス発生装置を示すブ
ロック図、第２図は多相タイミングパルス発生装置の発
生タイミングパルスの例を示す図、第３図はこの発明に
よる多相タイミングパルス発生装置の一例を示すブロッ
ク図。 １１：制御部、１２：設定タイミングデータ出力端子、
１３：タイミングパルス発生器、１４：チャネル選択デ
ータ出力端子、１５：設定タイミングレジスタ、１６；
オフセットレジスタ、１７：オフセット指定レジスタ、
２１：加算回路。 特許出願人 タケダ理研工業株式会社代理人 草野
卓
ロック図、第２図は多相タイミングパルス発生装置の発
生タイミングパルスの例を示す図、第３図はこの発明に
よる多相タイミングパルス発生装置の一例を示すブロッ
ク図。 １１：制御部、１２：設定タイミングデータ出力端子、
１３：タイミングパルス発生器、１４：チャネル選択デ
ータ出力端子、１５：設定タイミングレジスタ、１６；
オフセットレジスタ、１７：オフセット指定レジスタ、
２１：加算回路。 特許出願人 タケダ理研工業株式会社代理人 草野
卓
Claims (1)
- （１）設定タイミングデータを記憶する設定タイミング
レジスタと、その設定タイミングデータに対するオフセ
ットデータを記憶するオフセットレジスタと、各チャネ
ルについてオフセットデータを加減算するか否かを指示
するデータを記憶するオフセット指示レジスタと、チャ
ネル選択データによって上記加減算するか否かを指示す
るデータを読み出し、加減算する場合において上記設定
タイミングデータと上記オフセットデータとを加減算す
る加算手段と、その加算手段の出力を設定タイミングデ
ータとして上記チャネル選択データと共に供給されてそ
のチャネルに対し、その設定タイミングデータで決る位
相のタイミングパルスを発生するタイミングパルス発生
器とより成る多相タイミングパルス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57098743A JPS58214926A (ja) | 1982-06-09 | 1982-06-09 | 多相タイミングパルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57098743A JPS58214926A (ja) | 1982-06-09 | 1982-06-09 | 多相タイミングパルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58214926A true JPS58214926A (ja) | 1983-12-14 |
| JPH0261716B2 JPH0261716B2 (ja) | 1990-12-20 |
Family
ID=14227954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57098743A Granted JPS58214926A (ja) | 1982-06-09 | 1982-06-09 | 多相タイミングパルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58214926A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0436479U (ja) * | 1990-07-20 | 1992-03-26 |
-
1982
- 1982-06-09 JP JP57098743A patent/JPS58214926A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0436479U (ja) * | 1990-07-20 | 1992-03-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0261716B2 (ja) | 1990-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5049766A (en) | Delay measuring circuit | |
| JP2577923B2 (ja) | 擬似ランダム雑音符号発生器 | |
| JP2002084186A (ja) | タイミング信号発生回路、及び、それを備えた半導体検査装置 | |
| US4837521A (en) | Delay line control system for automatic test equipment | |
| JP2882426B2 (ja) | アドレス発生装置 | |
| JPS58214926A (ja) | 多相タイミングパルス発生装置 | |
| US5703515A (en) | Timing generator for testing IC | |
| JP2561644B2 (ja) | タイミング信号発生器 | |
| JP3009300B2 (ja) | 任意波形発生装置 | |
| JPH04232516A (ja) | クロック供給回路 | |
| JP2722463B2 (ja) | アドレス制御装置 | |
| JPS60170946A (ja) | 半導体集積回路 | |
| KR0145789B1 (ko) | 바운더리 스캔 구조의 테스트 클럭 발생 장치 | |
| JP3255667B2 (ja) | Ｉｃ試験装置 | |
| JPS5814227A (ja) | タイミング発生回路 | |
| JP2745775B2 (ja) | 同期動作適合測定装置 | |
| JP2548357B2 (ja) | マイクロコンピュータ | |
| JPH0575985B2 (ja) | ||
| JPH0356429B2 (ja) | ||
| JPS625722Y2 (ja) | ||
| JPS58119022A (ja) | 遅延制御装置 | |
| JP2589780Y2 (ja) | Ｉｃテスタ用波形出力装置 | |
| JPS61126482A (ja) | デイジタルパタ−ンテスタ | |
| JPS6357809B2 (ja) | ||
| JPH0243610A (ja) | 時刻管理装置 |