JPH0261716B2 - - Google Patents
Info
- Publication number
- JPH0261716B2 JPH0261716B2 JP57098743A JP9874382A JPH0261716B2 JP H0261716 B2 JPH0261716 B2 JP H0261716B2 JP 57098743 A JP57098743 A JP 57098743A JP 9874382 A JP9874382 A JP 9874382A JP H0261716 B2 JPH0261716 B2 JP H0261716B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- timing
- offset
- setting
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
この発明は、設定タイミングデータとチヤネル
選択データとが与えられて、その設定タイミング
データに対応した遅延量を基準タイミングパルス
に対して持つているタイミングパルスを、チヤネ
ル選択データにより選択されたチヤネルに対して
発生するようにした多相タイミングパルス発生装
置に関する。
選択データとが与えられて、その設定タイミング
データに対応した遅延量を基準タイミングパルス
に対して持つているタイミングパルスを、チヤネ
ル選択データにより選択されたチヤネルに対して
発生するようにした多相タイミングパルス発生装
置に関する。
例えば第１図に示すように、制御部１１の端子
１２より設定タイミングデータをタイミングパル
ス発生器１３に与えると共に制御部１１から端子
１４を通じて、チヤネル選択データをタイミング
パルス発生器１３に与える。タイミングパルス発
生器１３はその与えられたチヤネル選択データと
対応して、各チヤネルの出力端子t1〜toの何れか
に対し、設定タイミングデータで決る位相のタイ
ミングパルスを出力する。例えば第２図Ａの基準
タイミングパルスTpに対して、第１チヤネルに
ついてはT1だけ遅れたタイミングパルスを発生
して端子t1に出力し、第２チヤネルについては、
基準タイミングパルスTpに対して、T2だけ遅れ
たタイミングパルスを発生し、第ｎチヤネルにつ
いては基準パルスTpに対してTnだけ遅れてタイ
ミングパルスを発生する。基準タイミングパルス
に対する遅れT1〜Tnは端１４からのチヤネル選
択データを与えると共に設定タイミングデータを
端子１２に与えて変更することができる。
１２より設定タイミングデータをタイミングパル
ス発生器１３に与えると共に制御部１１から端子
１４を通じて、チヤネル選択データをタイミング
パルス発生器１３に与える。タイミングパルス発
生器１３はその与えられたチヤネル選択データと
対応して、各チヤネルの出力端子t1〜toの何れか
に対し、設定タイミングデータで決る位相のタイ
ミングパルスを出力する。例えば第２図Ａの基準
タイミングパルスTpに対して、第１チヤネルに
ついてはT1だけ遅れたタイミングパルスを発生
して端子t1に出力し、第２チヤネルについては、
基準タイミングパルスTpに対して、T2だけ遅れ
たタイミングパルスを発生し、第ｎチヤネルにつ
いては基準パルスTpに対してTnだけ遅れてタイ
ミングパルスを発生する。基準タイミングパルス
に対する遅れT1〜Tnは端１４からのチヤネル選
択データを与えると共に設定タイミングデータを
端子１２に与えて変更することができる。
このように端子t1〜toより、多相タイミングパ
ルスを発生し、例えば半導体集積回路に対する試
験に必要とする各種タイミングパルスを発生す
る。ところで被試験半導体集積回路によつては、
基準クロツクに対するタイミング位相を決定する
のではなく、その被試験集積回路より発生する、
アドレスラツチイネーブル信号、いわゆるALE
信号を基準として、各種位相のタイミングパルス
を発生する必要がある場合がある。
ルスを発生し、例えば半導体集積回路に対する試
験に必要とする各種タイミングパルスを発生す
る。ところで被試験半導体集積回路によつては、
基準クロツクに対するタイミング位相を決定する
のではなく、その被試験集積回路より発生する、
アドレスラツチイネーブル信号、いわゆるALE
信号を基準として、各種位相のタイミングパルス
を発生する必要がある場合がある。
このアドレスラツチイネーブル信号は被試験集
積回路によつて基準タイミングパルスを与えてか
ら発生するまでの時間が異なつているのが一般的
である。このため従来においては被試験集積回路
のアドレスラツチイネーブル信号と基準パルスと
の位相差を測定し、この位相差に対応して制御部
１１において出力端子１２に出力する各チヤネル
ごとの設定タイミングデータ、つまり遅延時間
T1〜Tnをそれぞれ演算して与えていた。このた
め制御部１１の負担が大きくなつていた。
積回路によつて基準タイミングパルスを与えてか
ら発生するまでの時間が異なつているのが一般的
である。このため従来においては被試験集積回路
のアドレスラツチイネーブル信号と基準パルスと
の位相差を測定し、この位相差に対応して制御部
１１において出力端子１２に出力する各チヤネル
ごとの設定タイミングデータ、つまり遅延時間
T1〜Tnをそれぞれ演算して与えていた。このた
め制御部１１の負担が大きくなつていた。
この発明の目的は、タイミング設定データに対
する補正を制御部で行うことなく、簡単に補正す
ることができ、制御部の負担を軽くするようにし
た多相タイミングパルス発生装置を提供すること
にある。
する補正を制御部で行うことなく、簡単に補正す
ることができ、制御部の負担を軽くするようにし
た多相タイミングパルス発生装置を提供すること
にある。
この発明によれば、オフセツトデータをオフセ
ツトレジスタに記憶する。このオフセツトデータ
は、例えば試験されるべき回路に対応して測定さ
れた補正時間（位相）と対応したデータである。
各チヤネルに対応してそのチヤネルについてオフ
セツトデータを設定タイミングデータに対して加
減算するか否かを示すオフセツト指示データをオ
フセツト指示レジスタに記憶しておく。制御部か
らは予め決められた補正なしの設定タイミングデ
ータを出力し、制御部からのチヤネル選択データ
とによつてオフセツト指示レジスタを読み出し、
そのチヤネルが位相補正を必要とする場合は、オ
フセツトレジスタのオフセツトデータと設定タイ
ミングデータとを加減算してタイミング発生器に
供給する。このようにして制御部においては、補
正位相に対応して設定タイミングデータに対し修
正演算を行うことなく、全ての被試験集積回路に
対しあらかじめ決まつた設定タイミングデータを
発生すればよい。
ツトレジスタに記憶する。このオフセツトデータ
は、例えば試験されるべき回路に対応して測定さ
れた補正時間（位相）と対応したデータである。
各チヤネルに対応してそのチヤネルについてオフ
セツトデータを設定タイミングデータに対して加
減算するか否かを示すオフセツト指示データをオ
フセツト指示レジスタに記憶しておく。制御部か
らは予め決められた補正なしの設定タイミングデ
ータを出力し、制御部からのチヤネル選択データ
とによつてオフセツト指示レジスタを読み出し、
そのチヤネルが位相補正を必要とする場合は、オ
フセツトレジスタのオフセツトデータと設定タイ
ミングデータとを加減算してタイミング発生器に
供給する。このようにして制御部においては、補
正位相に対応して設定タイミングデータに対し修
正演算を行うことなく、全ての被試験集積回路に
対しあらかじめ決まつた設定タイミングデータを
発生すればよい。
第３図はこの発明による多相タイミングパルス
発生装置の一例を示し、、第１図と対応する部分
には同一符号をつけてある。この発明においては
制御部１１の端子１２より出力された設定タイミ
ングデータは設定タイミングレジスタ１５に格納
され、またこの設定タイミングデータに対する修
正量としてのオフセツトデータはオフセツトレジ
スタ１６に記憶される。さらにオフセツト指示レ
ジスタ１７が設けられ、これには各チヤネルに対
してオフセツトデータを設定タイミングデータに
対して加減算するか否かを示すデータに記憶され
ており、加減算を行う場合は、そのチヤネルと対
応したセツトに“１”が記憶され、そうでない場
合は“０”が記憶されている。このオフセツト指
示レジスタ１７はセレクタ１８において、端子１
４よりのチヤネル選択データにより対応チヤネル
のオフセツト指示データが取り出されてゲート１
９へ与えられる。ゲート１９にはオフセツトレジ
スタ１６よりのオフセツトデータが与えられてお
り、ゲート１９の出力と設定タイミングレジスタ
１５の出力とは加算回路２１で加算されてタイミ
ング発生器１３に設定タイミングデータとして与
えられる。
発生装置の一例を示し、、第１図と対応する部分
には同一符号をつけてある。この発明においては
制御部１１の端子１２より出力された設定タイミ
ングデータは設定タイミングレジスタ１５に格納
され、またこの設定タイミングデータに対する修
正量としてのオフセツトデータはオフセツトレジ
スタ１６に記憶される。さらにオフセツト指示レ
ジスタ１７が設けられ、これには各チヤネルに対
してオフセツトデータを設定タイミングデータに
対して加減算するか否かを示すデータに記憶され
ており、加減算を行う場合は、そのチヤネルと対
応したセツトに“１”が記憶され、そうでない場
合は“０”が記憶されている。このオフセツト指
示レジスタ１７はセレクタ１８において、端子１
４よりのチヤネル選択データにより対応チヤネル
のオフセツト指示データが取り出されてゲート１
９へ与えられる。ゲート１９にはオフセツトレジ
スタ１６よりのオフセツトデータが与えられてお
り、ゲート１９の出力と設定タイミングレジスタ
１５の出力とは加算回路２１で加算されてタイミ
ング発生器１３に設定タイミングデータとして与
えられる。
この発明のタイミング発生装置を使用するにあ
たつては、例えば集積回路の試験を行うためのタ
イミングを発生する場合、その被集積回路に対し
てクロツクパルスを与え、例えばアドレスラツチ
イネーブル信号が発生するまでの時間を予め測定
し、その時間に対応した値をオフセツトレジスタ
１６に設定しておく。この状態で制御部１１より
従来と同様に端子１４にチヤネル選択データを与
えると共に、そのチヤネルで発生するタイミング
パルスの基準タイミングパルスに対する遅延時間
を設定タイミングデータとして端子２に出力し、
これが設定タイミングレジスタ１５に格納され
る。端子１４よりのチヤネル選択データはセレク
タ１８に与えられ、その選択したチヤネルについ
て、設定タイミングデータに対しオフセツトデー
タを加減算するか否かを示すデータがオフセツト
指示レジスタ１７から取出され、これがアンドゲ
ート１９に与えられる。
たつては、例えば集積回路の試験を行うためのタ
イミングを発生する場合、その被集積回路に対し
てクロツクパルスを与え、例えばアドレスラツチ
イネーブル信号が発生するまでの時間を予め測定
し、その時間に対応した値をオフセツトレジスタ
１６に設定しておく。この状態で制御部１１より
従来と同様に端子１４にチヤネル選択データを与
えると共に、そのチヤネルで発生するタイミング
パルスの基準タイミングパルスに対する遅延時間
を設定タイミングデータとして端子２に出力し、
これが設定タイミングレジスタ１５に格納され
る。端子１４よりのチヤネル選択データはセレク
タ１８に与えられ、その選択したチヤネルについ
て、設定タイミングデータに対しオフセツトデー
タを加減算するか否かを示すデータがオフセツト
指示レジスタ１７から取出され、これがアンドゲ
ート１９に与えられる。
オフセツトデータによる修正を必要とする場合
はアンドゲート１９が開き、オフセツトレジスタ
１６よりのオフセツトデータが加算器２１に加え
られてレジスタ１５よりの設定タイミングデータ
との加減算が行われる。加算器２１の出力が設定
タイミングデータとしてタイミング発生器１３に
与えられる。またこのタイミング発生器１３には
端子１４よりチヤネル選択データが与えられてい
る。これによつてタイミング発生器１３において
は従来のものと同様に、基準タイミングに対し設
定タイミングデータに対応した遅れ時間を持つた
タイミングパルスを対応するチヤネルに発生して
出力する。チヤネル選択データにより選択された
オフセツト指示データがオフセツトデータによる
修正を必要としないことを指示している場合にお
いてはセレクタ１８の出力は“０”となり、ゲー
ト１９は閉じたまゝである。従つてレジスタ１５
よりの設定タイミングデータがそのまま加算器２
１を通じてタイミング発生器１３に与えられる。
はアンドゲート１９が開き、オフセツトレジスタ
１６よりのオフセツトデータが加算器２１に加え
られてレジスタ１５よりの設定タイミングデータ
との加減算が行われる。加算器２１の出力が設定
タイミングデータとしてタイミング発生器１３に
与えられる。またこのタイミング発生器１３には
端子１４よりチヤネル選択データが与えられてい
る。これによつてタイミング発生器１３において
は従来のものと同様に、基準タイミングに対し設
定タイミングデータに対応した遅れ時間を持つた
タイミングパルスを対応するチヤネルに発生して
出力する。チヤネル選択データにより選択された
オフセツト指示データがオフセツトデータによる
修正を必要としないことを指示している場合にお
いてはセレクタ１８の出力は“０”となり、ゲー
ト１９は閉じたまゝである。従つてレジスタ１５
よりの設定タイミングデータがそのまま加算器２
１を通じてタイミング発生器１３に与えられる。
このようにこの発明の多相タイミングパルス発
生装置によれば、設定タイミングデータに対する
修正を必要とする場合において、制御部１１内に
おいて各チヤネルに対して、その設定タイミング
データの修正演算をいちいち行う必要がなく、集
積回路などの被集積回路に対応して必要とするオ
フセツトデータをまず測定し、そのオフセツトデ
ータをオフセツトレジスタ１６に記憶しておけば
よい。制御部１１では従来と同様の予め決められ
た設定タイミングデータを出力すれば、オフセツ
トデータと、設定タイミングデータとの加減算が
自動的に行われる。修正を必要としないチヤネル
については制御部１１よりの設定タイミングデー
タがそのまゝタイミング発生器１３に与えられ
る。従つて制御部１１においては第１図における
ようなオフセツトデータの加減算を必要とせず、
それだけ負担が軽くなる。なお第３図においてレ
ジスタ１７をメモリとして構成し、セレクタ１８
を省略し端子１４のチヤネル選択データによつ
て、レジスタ１７をアドレス指定して読み出し、
その読み出し出力をアンドゲート１９へ供給する
ようにしてもよい。
生装置によれば、設定タイミングデータに対する
修正を必要とする場合において、制御部１１内に
おいて各チヤネルに対して、その設定タイミング
データの修正演算をいちいち行う必要がなく、集
積回路などの被集積回路に対応して必要とするオ
フセツトデータをまず測定し、そのオフセツトデ
ータをオフセツトレジスタ１６に記憶しておけば
よい。制御部１１では従来と同様の予め決められ
た設定タイミングデータを出力すれば、オフセツ
トデータと、設定タイミングデータとの加減算が
自動的に行われる。修正を必要としないチヤネル
については制御部１１よりの設定タイミングデー
タがそのまゝタイミング発生器１３に与えられ
る。従つて制御部１１においては第１図における
ようなオフセツトデータの加減算を必要とせず、
それだけ負担が軽くなる。なお第３図においてレ
ジスタ１７をメモリとして構成し、セレクタ１８
を省略し端子１４のチヤネル選択データによつ
て、レジスタ１７をアドレス指定して読み出し、
その読み出し出力をアンドゲート１９へ供給する
ようにしてもよい。
第１図は従来の多相タイミングパルス発生装置
を示すブロツク図、第２図は多相タイミングパル
ス発生装置の発生タイミングパルスの例を示す
図、第３図はこの発明による多相タイミングパル
ス発生装置の一例を示すブロツク図。 １１：制御部、１２：設定タイミングデータ出
力端子、１３：タイミング発生器、１４：チヤネ
ル選択データ出力端子、１５：設定タイミングレ
ジスタ、１６：オフセツトレジスタ、１７：オフ
セツト指示レジスタ、２１：加算回路。
を示すブロツク図、第２図は多相タイミングパル
ス発生装置の発生タイミングパルスの例を示す
図、第３図はこの発明による多相タイミングパル
ス発生装置の一例を示すブロツク図。 １１：制御部、１２：設定タイミングデータ出
力端子、１３：タイミング発生器、１４：チヤネ
ル選択データ出力端子、１５：設定タイミングレ
ジスタ、１６：オフセツトレジスタ、１７：オフ
セツト指示レジスタ、２１：加算回路。
Claims (1)
- １ 設定タイミングデータを記憶する設定タイミ
ングレジスタと、その設定タイミングデータに対
するオフセツトデータを記憶するオフセツトレジ
スタと、各チヤネルについてオフセツトデータを
加減算するか否かを指示するデータを記憶するオ
フセツト指示レジスタと、チヤネル選択データに
よつて上記加減算するか否かを指示するデータを
読み出し、加減算する場合において上記設定タイ
ミングデータと上記オフセツトデータとを加減算
する加算手段と、その加算手段の出力を設定タイ
ミングデータとして上記チヤネル選択データと共
に供給されてそのチヤネルに対し、その設定タイ
ミングデータで決る位相のタイミングパルスを発
生するタイミングパルス発生器とより成る多相タ
イミングパルス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57098743A JPS58214926A (ja) | 1982-06-09 | 1982-06-09 | 多相タイミングパルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57098743A JPS58214926A (ja) | 1982-06-09 | 1982-06-09 | 多相タイミングパルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58214926A JPS58214926A (ja) | 1983-12-14 |
| JPH0261716B2 true JPH0261716B2 (ja) | 1990-12-20 |
Family
ID=14227954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57098743A Granted JPS58214926A (ja) | 1982-06-09 | 1982-06-09 | 多相タイミングパルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58214926A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2545234Y2 (ja) * | 1990-07-20 | 1997-08-25 | 横河電機株式会社 | タイミング補正回路 |
-
1982
- 1982-06-09 JP JP57098743A patent/JPS58214926A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58214926A (ja) | 1983-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5049766A (en) | Delay measuring circuit | |
| JP2550837B2 (ja) | スキャンパスのテスト制御回路 | |
| KR970022772A (ko) | 논리회로 및 그 설계방법 | |
| JPH0261716B2 (ja) | ||
| JP2627581B2 (ja) | デジタル信号中でエラー検出コードを発生するための電子回路 | |
| US5703515A (en) | Timing generator for testing IC | |
| JP2561644B2 (ja) | タイミング信号発生器 | |
| JP3009300B2 (ja) | 任意波形発生装置 | |
| JP2936807B2 (ja) | 集積回路 | |
| JP2002196049A (ja) | Ｉｃ試験装置 | |
| JP3255667B2 (ja) | Ｉｃ試験装置 | |
| JP2722463B2 (ja) | アドレス制御装置 | |
| US5854798A (en) | Multirate generator and multirate generating method | |
| KR0145789B1 (ko) | 바운더리 스캔 구조의 테스트 클럭 발생 장치 | |
| JPH0356429B2 (ja) | ||
| JP2685012B2 (ja) | ディジタル集積回路およびディジタルフィルタ | |
| JPH1155092A (ja) | クロック発生回路 | |
| JPS59108128A (ja) | タイミング調整回路 | |
| JPS5814227A (ja) | タイミング発生回路 | |
| JPS625722Y2 (ja) | ||
| JPS6412040B2 (ja) | ||
| JPS60170946A (ja) | 半導体集積回路 | |
| JPH0575985B2 (ja) | ||
| JPS6357809B2 (ja) | ||
| JPH03180946A (ja) | アドレス変換装置 |