JPS58219742A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58219742A
JPS58219742A JP57102574A JP10257482A JPS58219742A JP S58219742 A JPS58219742 A JP S58219742A JP 57102574 A JP57102574 A JP 57102574A JP 10257482 A JP10257482 A JP 10257482A JP S58219742 A JPS58219742 A JP S58219742A
Authority
JP
Japan
Prior art keywords
oxide film
field oxide
bonding pad
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57102574A
Other languages
English (en)
Inventor
Shigeru Suga
茂 菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP57102574A priority Critical patent/JPS58219742A/ja
Publication of JPS58219742A publication Critical patent/JPS58219742A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H10W72/9226—Bond pads being integral with underlying chip-level interconnections with via interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、半導体装置に関し、フィールドオキサイド
膜上にポンディングパッドを設けたことにより信頼性を
向上させたものである。
従来、ＭＯ８型集積回路装置等の半導体装置においては
、リンシリケートガラス（ＰＳＧ）の持つ層間絶縁膜と
しての高信頼性や、高温での軟化金利用した素子表面の
平坦化技術とあいまって、ＰＳＧの利用が広く行なわれ
ている。その場合、フィールドオキサイド膜上に２８０
層を介してポンディングパッドを設け、このポンディン
グパッドにＡｕワイヤをボンディングすることが知られ
ている。そして、このワイヤボンディングにあたっては
、Ａｕワイヤとポンディングパッドとの接着を良くする
ために、ワイヤ先端のポンド部に超音波振動等の機械的
振動を加えることも知られている。
ところが、このような従来技術によると、ワイヤボンデ
ィングの際に、垂直方向の加重と横方向への振動のため
に、ポンディングパッドの下の２８０層にクラックが入
シ、ひどい場合には２８０層（時にはフィールドオキサ
イド膜も）と共にＡｕワイヤが半導体チップからはがれ
、この結果として製造の信頼性が低下するという問題が
あった。
この発明の目的は、ボンディングワイヤと半導体チップ
との接着性を改善した信頼性の高い半導体装置を提供子
ることにある。
この発明による半導体装置は、フィールドオキサイド膜
上にポンディングパッドを設け、ポンディングパッド下
にＰ８Ｇ等のシリケートガラス層が介在しないようにし
たことを％徴とするもので、以下、添付図面に示す実施
例について詳述する。
図は、この発明の一実施例によるＭＯ８型集積回路装置
を示すもので、この装置はシリコンゲートを有するＭＯ
８型電界効果ト′ランジスタと、改良されたポンディン
グパッド部とを含んでいる。
シリコンからなるＰ型半導体基板１０の表面には、フィ
ールドオキサイド（Ｓｉｎ、）膜１２が選択的に形成さ
れ、このオキサイド膜１２のアクティブ領域配置孔内に
は８１ｏｚからなる薄いゲート絶縁膜１４が形成される
。
フィールドオキサイド膜１２及びゲート絶縁膜１４の上
にポリシリコンを堆積形成し、適宜パターニングするこ
とによシ、ゲート電極としてのポリシリコン層１６と、
配線層としてのポリシリコン層１８とが形成される。
この後、ポリシリコン層１６及びゲート絶縁膜１４をマ
スクとする選択拡散法又は選択的イオン注入法によｔ）
Ｎ　　型ソース領域加及びＮ　型トレイン領域ｎが形成
される。
次に、基板上面にはｐｓＧからなるシリケートガラス層
列が被着される。続いてＰＳＧの緻密化あるいは表面の
平坦化のために、９００℃〜１１００℃の温度の酸化性
あるいは不活性雰囲気中で熱処理を行なう。そして、シ
リケートガラス層列には、ンース領域加、ドレイン領域
ｎ及びフィールドオキサイド膜１２の一部をそれぞれ露
呈させるための孔が形成される。
次に、基板上面にＭ又はＭ合金を被着して適宜パターニ
ングすることによってソース電極層が、ドレイン電極層
別及びポンディングパッド加が形成される。なお、フィ
ールドオキサイド°膜１２の一部を露呈させるための孔
の大きさは、ポンディングパッド加の大きさよシ大きく
てもよい。
この後は、必要に応じて、ＳｉＯ，’ｊｉ堆積形成する
などしてパッシベーション膜３２が形成される。
そして、このパッシベーション膜３２には、ポンディン
グパッド３０ヲ露呈させるだめの孔が設けられ、これに
よってＡｕ等からなるボンディングワイヤあのポンディ
ングが可能になる。
上記構成の半導体装置によれば、ボンディングワイヤ３
４ｔ−ポンディングパッド加にポンドする際にボンド部
体がシの面、下にシリケートガラス層あが存在しないの
でシリケートガラス層列にクラックが入るのを効果的に
防止でき、良好な接着性が得られる。
なお、上記実施例において、フィールドオキサイド膜１
２は基板１０ｆ：熱酸化して得られたものに限らず、０
ｖＤ（ケミカル・ペーパー・デポジション）法等により
堆積形成したもの、あるいは熱酸化によるものと堆積形
成したものとを組合わせたもの吟であってもよい。また
、この発明は、上記したＭＯＢ形集積回路装置に限らす
、フィールド領域にシリケートガラス及びポンディング
パッドを配置するものであれば、他の半導体装置にも適
用可能である。
【図面の簡単な説明】
図は、この発明の一実施例によるＭＯ８型集秋回路装置
を示す基板断面図である。 １０・・・半導体基板、１２・・・フィールドオキサイ
ド膜、冴・・・シリケートガラス層、加・・・ポンディ
ングパッド、詞・・・ボンディングワイヤ。 出願人　　日本楽器製造株式会社 代理人　弁理士　　伊　沢　敏　紹

Claims (1)

    【特許請求の範囲】
  1. １、半導体基板の表面に形成されたフィールドオキサイ
    ド膜上にシリケートガラス層を配置し、このシリケート
    ガラス層には前記フィールドオキサイド膜の一部を露呈
    させる孔を設け、この孔内に露呈されたフィールドオキ
    サイド膜部分上にポンディングパッドを形成したことを
    特徴とする半導体装置。
JP57102574A 1982-06-15 1982-06-15 半導体装置 Pending JPS58219742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57102574A JPS58219742A (ja) 1982-06-15 1982-06-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57102574A JPS58219742A (ja) 1982-06-15 1982-06-15 半導体装置

Publications (1)

Publication Number Publication Date
JPS58219742A true JPS58219742A (ja) 1983-12-21

Family

ID=14330992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57102574A Pending JPS58219742A (ja) 1982-06-15 1982-06-15 半導体装置

Country Status (1)

Country Link
JP (1) JPS58219742A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60112687A (ja) * 1983-11-21 1985-06-19 Nichiden Mach Ltd 単結晶製造方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60112687A (ja) * 1983-11-21 1985-06-19 Nichiden Mach Ltd 単結晶製造方法及び装置

Similar Documents

Publication Publication Date Title
US5288661A (en) Semiconductor device having bonding pad comprising buffer layer
EP0122631B1 (en) Electronic device having a multi-layer wiring structure
JPH07114214B2 (ja) 半導体装置
JPS6248892B2 (ja)
JPS58219742A (ja) 半導体装置
JPS58219741A (ja) 半導体装置
JPH0680794B2 (ja) 半導体集積回路装置の製造方法
JPS5950104B2 (ja) ハンドウタイソウチ
JPS63205930A (ja) 半導体集積回路装置の製造方法
JPS6322464B2 (ja)
JPS63293930A (ja) 半導体装置における電極
JPH0214527A (ja) Ｍｏｓ型半導体装置
JPH0529376A (ja) 半導体装置のボンデイングパツド
JPH01318236A (ja) 半導体装置
JPS58115860A (ja) 半導体装置
JP3498619B2 (ja) 半導体装置とその製法
JPS63308924A (ja) 半導体装置
JPS5974651A (ja) 半導体装置
JPS6091660A (ja) 半導体装置の製造方法
KR20040054097A (ko) 반도체 소자의 본딩 패드와 이의 형성 방법
JPH079907B2 (ja) 半導体装置
JPS5956734A (ja) 半導体装置の製造方法
JPS639662B2 (ja)
JPS63252445A (ja) 半導体装置の製造方法
JPS6367751A (ja) 半導体装置