JPS58219748A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58219748A JPS58219748A JP57102831A JP10283182A JPS58219748A JP S58219748 A JPS58219748 A JP S58219748A JP 57102831 A JP57102831 A JP 57102831A JP 10283182 A JP10283182 A JP 10283182A JP S58219748 A JPS58219748 A JP S58219748A
- Authority
- JP
- Japan
- Prior art keywords
- film
- lens
- semiconductor device
- diffusion layers
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/18—Circuits for erasing optically
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/806—Optical elements or arrangements associated with the image sensors
- H10F39/8063—Microlenses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/40—Optical elements or arrangements
- H10F77/413—Optical elements or arrangements directly associated or integrated with the devices, e.g. back reflectors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/972—Stored charge erasure
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、集光性のよい半導体装置に関する。
周知の如く、半導体メモリの高密度化や大規模化に伴っ
て生ずる歩留ルの低下を補りため、主回路の他に該主回
路を救済する□冗長（Ｒｅｄｕｎ−ｄａｎｌ ）回路を
組込む、レダンダ、ンシイ技術が知られている。かかる
冗長回路を備えた半導体装置としては、従来第１図（ａ
） 、 （ｂ）に示すものが知られている。図中１はｐ
型半導体基板である。
て生ずる歩留ルの低下を補りため、主回路の他に該主回
路を救済する□冗長（Ｒｅｄｕｎ−ｄａｎｌ ）回路を
組込む、レダンダ、ンシイ技術が知られている。かかる
冗長回路を備えた半導体装置としては、従来第１図（ａ
） 、 （ｂ）に示すものが知られている。図中１はｐ
型半導体基板である。
この基板１表面に主回路、及び主回路に対応する予備回
路に夫々接続するｎ生型の拡散層２１ 。
路に夫々接続するｎ生型の拡散層２１ 。
２！が形成されている。前記基板１上には、拡散層’１
ｅ２嘗の一部に対応する部分に開孔部３．３を有する絶
縁膜４が被覆されている。・さらに絶縁膜４上の一部忙
は、前記拡散層２１ 。
ｅ２嘗の一部に対応する部分に開孔部３．３を有する絶
縁膜４が被覆されている。・さらに絶縁膜４上の一部忙
は、前記拡散層２１ 。
２ｍと開孔部３，３を介して接続するｎ生型多結晶シリ
コンヒユーズ５が形成されている。このような構造の半
導体装置において、主回路が正常な動作するときは、前
記ヒユーズ５を拡散層２１ｖ２Ｍに結線した状態で使用
するが、不良を確認したときは、通常、ノ臂ワーが０．
０２μＪ／Ａｍ２以上のレーデビームをレーデ装置に付
属の光学レンズによシ集光して前記ヒユーズ５の細部６
に照射し、拡散層２１，２．の電気的切断を行なうこと
によル冗長回路を作動させて半導体装置の不良を救済す
る。
コンヒユーズ５が形成されている。このような構造の半
導体装置において、主回路が正常な動作するときは、前
記ヒユーズ５を拡散層２１ｖ２Ｍに結線した状態で使用
するが、不良を確認したときは、通常、ノ臂ワーが０．
０２μＪ／Ａｍ２以上のレーデビームをレーデ装置に付
属の光学レンズによシ集光して前記ヒユーズ５の細部６
に照射し、拡散層２１，２．の電気的切断を行なうこと
によル冗長回路を作動させて半導体装置の不良を救済す
る。
〔背景技術の問題点〕
しかしながら、前述した構造の半導体装置においては、
主回路が不良の際、０．０２μＪ／１５ｍ２以上の単位
面積出シのノヮーの大きいレーザビームをレーデ装置に
付属の光学レンズにより集光してヒユーズ５に照射し、
溶断をしなければならない。従りて、溶断すべきヒユー
ズが多数存在する場合、その都度、レーザ装置のレンズ
の焦点をヒユーズに位置合わせしてレーザビームの照射
を行なわなければならず、作業性が悪かった。また、こ
れを改善するためにはヒユーズ幅３μ、レーブス／、）
径５〜６μｍで誤差土工μｍの高精密、高精度の位置決
め機構を用いる手段が考えられるが、コスト高をもたら
す欠点があった。
主回路が不良の際、０．０２μＪ／１５ｍ２以上の単位
面積出シのノヮーの大きいレーザビームをレーデ装置に
付属の光学レンズにより集光してヒユーズ５に照射し、
溶断をしなければならない。従りて、溶断すべきヒユー
ズが多数存在する場合、その都度、レーザ装置のレンズ
の焦点をヒユーズに位置合わせしてレーザビームの照射
を行なわなければならず、作業性が悪かった。また、こ
れを改善するためにはヒユーズ幅３μ、レーブス／、）
径５〜６μｍで誤差土工μｍの高精密、高精度の位置決
め機構を用いる手段が考えられるが、コスト高をもたら
す欠点があった。
本発明は上記事情に鑑みてなされたもので、特別な高精
度の位置決め機構を有したＶ−ザ装置を用いることなく
、エネルギビームを容易に目的とする位置に集光照射で
きる半導体装置を提供することを目的とするものである
。
度の位置決め機構を有したＶ−ザ装置を用いることなく
、エネルギビームを容易に目的とする位置に集光照射で
きる半導体装置を提供することを目的とするものである
。
本発明は、複数の拡散層のうち所定の２つの拡散層を含
む半導体基板上に絶縁膜を介して設けられた導電体膜上
に直接もしくは光透過性の絶縁層を介して光透過性のレ
ンズを設けることによって、光を前記導電体膜へ容易に
集束させて咳導電体膜の局部的溶断を容易にさせ、前記
２つの拡散層間の分離を図ったことを骨羊とするもので
ある。
む半導体基板上に絶縁膜を介して設けられた導電体膜上
に直接もしくは光透過性の絶縁層を介して光透過性のレ
ンズを設けることによって、光を前記導電体膜へ容易に
集束させて咳導電体膜の局部的溶断を容易にさせ、前記
２つの拡散層間の分離を図ったことを骨羊とするもので
ある。
本発明の１実施例である半導体装置をその製造方法を併
記しつつ、第２図（−）〜（Ｃ）に基づいて説明する。
記しつつ、第２図（−）〜（Ｃ）に基づいて説明する。
〔１〕 まず、常法によりｐ型半導体基板１０表面−
にｎ生型の拡散層２１ ｙ２ｍ を形成し、これら拡散
層２１ｖ２Ｍを含む基板１上に拡散層２１゜２重の一部
分に対応する部分に開孔部３，３を有する絶縁膜４を被
覆した後、前記絶縁膜４上＆Ｃ１１Ｊ記拡散層２１＊ｊ
ｍと開孔部３，３を介して接続する導電体膜としてのｎ
＋型多結晶シリコンヒユーズ５を形成した。つづいて、
この多結晶シリコンヒユーズ５を含む絶縁膜４全面に厚
さ２μｍの光透過性の８１０２層７、同厚で屈折率１以
上の光透過性のリン添加８１０２膜８を順次形成した（
第２図（、）図示）。
にｎ生型の拡散層２１ ｙ２ｍ を形成し、これら拡散
層２１ｖ２Ｍを含む基板１上に拡散層２１゜２重の一部
分に対応する部分に開孔部３，３を有する絶縁膜４を被
覆した後、前記絶縁膜４上＆Ｃ１１Ｊ記拡散層２１＊ｊ
ｍと開孔部３，３を介して接続する導電体膜としてのｎ
＋型多結晶シリコンヒユーズ５を形成した。つづいて、
この多結晶シリコンヒユーズ５を含む絶縁膜４全面に厚
さ２μｍの光透過性の８１０２層７、同厚で屈折率１以
上の光透過性のリン添加８１０２膜８を順次形成した（
第２図（、）図示）。
〔１１〕 次に、前記リン添加ｓ ｔｏ２膜８を写真
蝕該法により、前記多結−晶シリコンヒューズ５Ｉｔｃ
対応する部分のみ上部から見た形状が直径４μｍの円形
のリン添加Ｂ１０２膜から々る柱状ノ等ターン９とした
（第２図（ｂ）図示）、つづいて、Ｎ２雰囲気で前記柱
状ノ母ターン９を１０００℃、２０分熱処理して該柱状
パターン９を溶融、流動させ光透過性の半球状のレンズ
（屈折率１以上）１０を形成した（第２図（ｃ）図示）
、なお、前記レンズ１０の屈折率が１未満の場合、ヒユ
ーズ５に局部的に光を集束することができない。
蝕該法により、前記多結−晶シリコンヒューズ５Ｉｔｃ
対応する部分のみ上部から見た形状が直径４μｍの円形
のリン添加Ｂ１０２膜から々る柱状ノ等ターン９とした
（第２図（ｂ）図示）、つづいて、Ｎ２雰囲気で前記柱
状ノ母ターン９を１０００℃、２０分熱処理して該柱状
パターン９を溶融、流動させ光透過性の半球状のレンズ
（屈折率１以上）１０を形成した（第２図（ｃ）図示）
、なお、前記レンズ１０の屈折率が１未満の場合、ヒユ
ーズ５に局部的に光を集束することができない。
前述の如く形成される半導体装置は、２つの拡散層１１
ｍ２雪を含む半導体基板１上に絶縁膜４を介して設けら
れた多結晶シリコンヒユーズ５上に、光透過性の５ｔｏ
ｚ層７を介して光透過性の半球状のレンズ１０を設けた
構造となっている。
ｍ２雪を含む半導体基板１上に絶縁膜４を介して設けら
れた多結晶シリコンヒユーズ５上に、光透過性の５ｔｏ
ｚ層７を介して光透過性の半球状のレンズ１０を設けた
構造となっている。
しかして、前述した構造の半導体装置によれば、多結晶
シリコンヒユーズ５上に光透過性の５ｌｏ２［７を介し
て光透過性の半球状のレンズ１θが設けられているため
、上部から該レンズ５を通過する光に対し通常のレンズ
と同様な働きをして下部に位置するヒユーズ５に光を集
束する。その結果、主回路が不良になってヒユーズ５を
局部的に溶断する際、従来より単位面積当シ低ハワー（
約０．００７μＶμｍ２）でかつレーザスポット径が大
きい（直径約２０μｍ）レーザビームをレンズ１０上か
ら照射するだけでヒユーズ５に高パワーのレーザビーム
を照射することができた。前記レーザビームのパワーは
従来の約１／３であり、スポット径は約３倍である。従
って、従来に比ベレーザビームのヒユーズ５の周辺素子
に与える熱的影響を軽減できるとともに、レーザスポッ
ト径を大きくすることができるため位置合せ精度の余裕
度を大きくすることができる。位置合せ精度について具
体重連べれば、ヒユーズ幅２μｍル−プスポット径２０
μｍのとき位置合せ精度は約±８μｍ以下ですむ。この
精度は従来（±１μｍ）に対し、約８倍の余裕ができる
ことを意味する。
シリコンヒユーズ５上に光透過性の５ｌｏ２［７を介し
て光透過性の半球状のレンズ１θが設けられているため
、上部から該レンズ５を通過する光に対し通常のレンズ
と同様な働きをして下部に位置するヒユーズ５に光を集
束する。その結果、主回路が不良になってヒユーズ５を
局部的に溶断する際、従来より単位面積当シ低ハワー（
約０．００７μＶμｍ２）でかつレーザスポット径が大
きい（直径約２０μｍ）レーザビームをレンズ１０上か
ら照射するだけでヒユーズ５に高パワーのレーザビーム
を照射することができた。前記レーザビームのパワーは
従来の約１／３であり、スポット径は約３倍である。従
って、従来に比ベレーザビームのヒユーズ５の周辺素子
に与える熱的影響を軽減できるとともに、レーザスポッ
ト径を大きくすることができるため位置合せ精度の余裕
度を大きくすることができる。位置合せ精度について具
体重連べれば、ヒユーズ幅２μｍル−プスポット径２０
μｍのとき位置合せ精度は約±８μｍ以下ですむ。この
精度は従来（±１μｍ）に対し、約８倍の余裕ができる
ことを意味する。
なお、前述した第２図（ｃ）図示の冗長回路を有した半
導体装置の考え方は、例えば第３図図示のＰＲＯＭ素子
を有した半導体装置にも同様に適用できる。第３図図示
の半導体装置は、表面にｎ十型ソース、ドレイン領域１
１．１２を有するｐ型の半導体基板１３上に、ソース、
ドレイン領域１１．１２及び一部の基板部分１３′に対
応する部分に第１の開孔部１４を翁する素子分離用の第
１の絶縁膜１５を設け、前記基板部分１３′上に５ｔｏ
２膜からなる第１ゲート１６、リン添加多結晶シリコン
膜からなる浮遊ゲート１７．５ｔｏ２膜からなる第２ゲ
ート１６！及びリン添加多結晶シリコン膜からなるコン
トロールゲート１８で構成されるゲート部を設け、この
ゲート部などを含む基板１３上にソース、ドレイン領域
１１．１２の一部に対応する部分に第２の開孔部１９．
１９を有する第２の絶縁膜２０を設け、この第２の絶縁
膜２０上に第２の開孔部１９．１９を介して前記ソース
、ドレイン領域１１．１２に接続するＡｔ配線２１．．
２１．を夫々分離して設け、こハらＡｔ配線２１１，２
１ｚを含む第２の絶縁膜２０上に光透過性の５ｌｏ２層
２２を設け、この５ｌｏ２層２２上の前記ゲート部に対
応する位置に光透過性の半球状のレンズ２３が設けられ
た構造となっている。かかる構造の半導体装置は、コン
トロールゲート１８を高電位、基板１３を低電位として
電位差を与えることにより浮遊ゲート１７に負電荷を注
入し、しきい値電圧を変化することにより記憶機能を有
する。そして、一旦注入された負電荷を放出する（記憶
を消去する）には、夕１部から紫外線を浮遊ゲート１７
に直接あるいはその周辺に照射することに行なうが、従
来（レンズ２３を用いない場合）、記憶の消去に約１０
〜２０分かかったのに対し、第３図図示の半導体装置に
よれば、レンズ２３が設けられているため、従来の約１
／２〜１／３時間で記憶消去できた。
導体装置の考え方は、例えば第３図図示のＰＲＯＭ素子
を有した半導体装置にも同様に適用できる。第３図図示
の半導体装置は、表面にｎ十型ソース、ドレイン領域１
１．１２を有するｐ型の半導体基板１３上に、ソース、
ドレイン領域１１．１２及び一部の基板部分１３′に対
応する部分に第１の開孔部１４を翁する素子分離用の第
１の絶縁膜１５を設け、前記基板部分１３′上に５ｔｏ
２膜からなる第１ゲート１６、リン添加多結晶シリコン
膜からなる浮遊ゲート１７．５ｔｏ２膜からなる第２ゲ
ート１６！及びリン添加多結晶シリコン膜からなるコン
トロールゲート１８で構成されるゲート部を設け、この
ゲート部などを含む基板１３上にソース、ドレイン領域
１１．１２の一部に対応する部分に第２の開孔部１９．
１９を有する第２の絶縁膜２０を設け、この第２の絶縁
膜２０上に第２の開孔部１９．１９を介して前記ソース
、ドレイン領域１１．１２に接続するＡｔ配線２１．．
２１．を夫々分離して設け、こハらＡｔ配線２１１，２
１ｚを含む第２の絶縁膜２０上に光透過性の５ｌｏ２層
２２を設け、この５ｌｏ２層２２上の前記ゲート部に対
応する位置に光透過性の半球状のレンズ２３が設けられ
た構造となっている。かかる構造の半導体装置は、コン
トロールゲート１８を高電位、基板１３を低電位として
電位差を与えることにより浮遊ゲート１７に負電荷を注
入し、しきい値電圧を変化することにより記憶機能を有
する。そして、一旦注入された負電荷を放出する（記憶
を消去する）には、夕１部から紫外線を浮遊ゲート１７
に直接あるいはその周辺に照射することに行なうが、従
来（レンズ２３を用いない場合）、記憶の消去に約１０
〜２０分かかったのに対し、第３図図示の半導体装置に
よれば、レンズ２３が設けられているため、従来の約１
／２〜１／３時間で記憶消去できた。
上記実施例では、レンズの材質としてリン添加５１０２
膜を用いたが、これに限らず、他の不純物例えばポロン
を添加した５ｔｏ２膜、単なる５ｔｏ２膜、レジスト膜
、有ａ拐刺膜を用いてもよい。
膜を用いたが、これに限らず、他の不純物例えばポロン
を添加した５ｔｏ２膜、単なる５ｔｏ２膜、レジスト膜
、有ａ拐刺膜を用いてもよい。
まだ、レンズの形状は半球状に限らず、楕円球状でもよ
い。
い。
以上詳述した如く本発明によれば、従来の如く特別力高
精密、高精度の位置決め機構を有したレーザ装置を用い
ることなく、容易にエネルギビームを目的とする位置に
照射することができるとともに、周辺素子への熱的影響
の少々い冗長回路を有する半導体装置等の半導体装置を
提供できるものである。
精密、高精度の位置決め機構を有したレーザ装置を用い
ることなく、容易にエネルギビームを目的とする位置に
照射することができるとともに、周辺素子への熱的影響
の少々い冗長回路を有する半導体装置等の半導体装置を
提供できるものである。
第１図（−）は従来の半導体装置の断面図、第１図（ｂ
）は第１図（、）の平面図、第２図（ａ）〜（Ｃ）は本
発明の１実施例である半導体装置を製造工程順に示す断
面図、第３図はＰＲＯＭ素子を有する半導体装置の断面
図である。 １・・・ｐ型半導体基板、２ｇ＋２２・・・ｎ十型拡散
層、４・・・絶縁膜、５・・・ｎ＋型多結晶シリコンヒ
ユーズ（導電体膜）、７・・・光透過性のＳ １０２層
（絶縁層）、８・・・光透過性のリン添加５ｉ０２層、
９・・・柱状ツヤターン、１０・・・光透過性のレンズ
。 出願人代理人 弁理士 鈴 江 武 彦第１図 （ａ） ら （ｂ）
）は第１図（、）の平面図、第２図（ａ）〜（Ｃ）は本
発明の１実施例である半導体装置を製造工程順に示す断
面図、第３図はＰＲＯＭ素子を有する半導体装置の断面
図である。 １・・・ｐ型半導体基板、２ｇ＋２２・・・ｎ十型拡散
層、４・・・絶縁膜、５・・・ｎ＋型多結晶シリコンヒ
ユーズ（導電体膜）、７・・・光透過性のＳ １０２層
（絶縁層）、８・・・光透過性のリン添加５ｉ０２層、
９・・・柱状ツヤターン、１０・・・光透過性のレンズ
。 出願人代理人 弁理士 鈴 江 武 彦第１図 （ａ） ら （ｂ）
Claims (1)
- 【特許請求の範囲】 １、表面に複数の拡散層を有する半導体基板と、これら
拡散層を含む基板上に被覆され、該拡散層の一部を露出
させる開孔部を有する絶縁膜と、この絶縁膜上に設けら
れ前記拡散層のうち所定の２つの拡散層に開孔部を介し
て接続される導電体膜と、この導電体膜上に直接もしく
は透過性の絶縁層を介して設けられたレンズとを具備し
、前記導電体膜に前記レンズを通してエネルギビームを
照射して該導電体膜を局部的に溶断することにょシ前記
２つの拡散層を断線可能な構造にしたことを特徴とする
半導体装置。 ２、 レンズの材質が、５ｉ０２膜、不純物添加５１０
２膜、レジスト膜、有機材料膜のうちいずれか１つから
なることを特徴とする特許請求の範囲第１項記載の半導
体装置。 ３、 レンズの形状が、半球状もしくは楕円球状である
ことを特徴とする特許請求の範囲第１項記載の半導体装
Ｍ。 ４、 レンズの屈折率が１以上であることを特徴とする
特許請求の′範囲第１項記載の半導体装置。 ５、 エネルギビームが、レーザビームであることを特
徴とする特許請求の範囲第１項記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102831A JPS58219748A (ja) | 1982-06-15 | 1982-06-15 | 半導体装置 |
| US07/004,759 US4920075A (en) | 1982-06-15 | 1987-01-07 | Method for manufacturing a semiconductor device having a lens section |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102831A JPS58219748A (ja) | 1982-06-15 | 1982-06-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58219748A true JPS58219748A (ja) | 1983-12-21 |
| JPH0121624B2 JPH0121624B2 (ja) | 1989-04-21 |
Family
ID=14337949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57102831A Granted JPS58219748A (ja) | 1982-06-15 | 1982-06-15 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4920075A (ja) |
| JP (1) | JPS58219748A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6122652A (ja) * | 1984-07-10 | 1986-01-31 | Toshiba Corp | 半導体装置 |
| JP2019149513A (ja) * | 2018-02-28 | 2019-09-05 | 新日本無線株式会社 | 抵抗素子を形成するための中間体およびそれを用いた抵抗素子の製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5018579A (en) * | 1990-02-01 | 1991-05-28 | Texas Iron Works, Inc. | Arrangement and method for conducting substance and seal therefor |
| US5020597A (en) * | 1990-02-01 | 1991-06-04 | Texas Iron Works, Inc. | Arrangement and method for conducting substance and lock therefor |
| KR920013734A (ko) * | 1990-12-31 | 1992-07-29 | 김광호 | 칼라필터의 제조방법 |
| US5321249A (en) * | 1991-10-31 | 1994-06-14 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and method of manufacturing the same |
| JPH05167054A (ja) * | 1991-12-19 | 1993-07-02 | Toshiba Corp | 固体撮像装置の製造方法 |
| DE19737611C2 (de) | 1997-08-28 | 2002-09-26 | Infineon Technologies Ag | Fuse-Anordnung für Halbleiterspeichervorrichtung |
| WO1999052647A1 (en) * | 1998-04-16 | 1999-10-21 | The University Of New Mexico | Non-planar micro-optical structures |
| US6940107B1 (en) | 2003-12-12 | 2005-09-06 | Marvell International Ltd. | Fuse structures, methods of making and using the same, and integrated circuits including the same |
| DE102005004108B4 (de) * | 2005-01-28 | 2007-04-12 | Infineon Technologies Ag | Halbleiterschaltung sowie Anordnung und Verfahren zur Kontrolle von Schmelzelementen einer Halbleiterschaltung |
| KR100695140B1 (ko) * | 2005-02-12 | 2007-03-14 | 삼성전자주식회사 | 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법 |
| US20110121426A1 (en) * | 2009-11-25 | 2011-05-26 | Ming-Sheng Yang | Electronic device with fuse structure and method for repairing the same |
| US9640576B2 (en) * | 2014-08-20 | 2017-05-02 | Visera Technologies Company Limited | Image sensing device and method for fabricating the same |
| DE102017128824A1 (de) * | 2017-12-05 | 2019-06-06 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines strahlungsemittierenden Bauteils und strahlungsemittierendes Bauteil |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3925572A (en) * | 1972-10-12 | 1975-12-09 | Ncr Co | Multilevel conductor structure and method |
| US3981023A (en) * | 1974-09-16 | 1976-09-14 | Northern Electric Company Limited | Integral lens light emitting diode |
| US4279690A (en) * | 1975-10-28 | 1981-07-21 | Texas Instruments Incorporated | High-radiance emitters with integral microlens |
| US4110122A (en) * | 1976-05-26 | 1978-08-29 | Massachusetts Institute Of Technology | High-intensity, solid-state-solar cell device |
| JPS5380988A (en) * | 1976-12-27 | 1978-07-17 | Nippon Telegr & Teleph Corp <Ntt> | Light emitting diode |
| US4292512A (en) * | 1978-06-19 | 1981-09-29 | Bell Telephone Laboratories, Incorporated | Optical monitoring photodiode system |
| US4273805A (en) * | 1978-06-19 | 1981-06-16 | Rca Corporation | Passivating composite for a semiconductor device comprising a silicon nitride (Si1 3N4) layer and phosphosilicate glass (PSG) layer |
| US4225380A (en) * | 1978-09-05 | 1980-09-30 | Wickens Justin H | Method of producing light emitting semiconductor display |
| JPS5642377A (en) * | 1979-09-14 | 1981-04-20 | Fujitsu Ltd | Ultraviolet ray erasable type rewritable read-only memory |
| JPS5690568A (en) * | 1979-12-21 | 1981-07-22 | Fuji Photo Film Co Ltd | Semiconductor device for photoelectric transducer |
| US4474831A (en) * | 1982-08-27 | 1984-10-02 | Varian Associates, Inc. | Method for reflow of phosphosilicate glass |
| JPS59181648A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6052041A (ja) * | 1983-08-31 | 1985-03-23 | Mitsubishi Electric Corp | 半導体メモリ装置 |
| US4535528A (en) * | 1983-12-02 | 1985-08-20 | Hewlett-Packard Company | Method for improving reflow of phosphosilicate glass by arsenic implantation |
-
1982
- 1982-06-15 JP JP57102831A patent/JPS58219748A/ja active Granted
-
1987
- 1987-01-07 US US07/004,759 patent/US4920075A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6122652A (ja) * | 1984-07-10 | 1986-01-31 | Toshiba Corp | 半導体装置 |
| JP2019149513A (ja) * | 2018-02-28 | 2019-09-05 | 新日本無線株式会社 | 抵抗素子を形成するための中間体およびそれを用いた抵抗素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0121624B2 (ja) | 1989-04-21 |
| US4920075A (en) | 1990-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4199777A (en) | Semiconductor device and a method of manufacturing the same | |
| JPH0121624B2 (ja) | ||
| US4774561A (en) | Semiconductor device | |
| JPS60176250A (ja) | 半導体装置の製造方法 | |
| KR100258655B1 (ko) | 접촉구조 형성방법 | |
| JPS6351681A (ja) | 半導体装置 | |
| JP2017032680A (ja) | 半導体装置 | |
| JPS60117769A (ja) | 半導体メモリ装置 | |
| JPS63136545A (ja) | レ−ザ−・トリミング装置 | |
| KR100281031B1 (ko) | 감광성 소프트 패시베이션층을 갖춘 집적회로 | |
| JPH10289994A (ja) | 光センサ集積回路装置 | |
| JPH0225263B2 (ja) | ||
| JPH0250476A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0438140B2 (ja) | ||
| JPS5948543B2 (ja) | 半導体装置 | |
| US20020117766A1 (en) | Method of manufacturing solid state image pick up device having microlenses | |
| JP2000200898A (ja) | 半導体装置およびその作製方法 | |
| JPS59151456A (ja) | 混成集積化光センサ用光電変換素子とその製造方法 | |
| JPS6185860A (ja) | 固体撮像装置およびその製造方法 | |
| JPS62165329A (ja) | 半導体集積回路装置及びその製造方法 | |
| CN117881187A (zh) | 可编程存储器及其制备方法和控制方法、图像传感器 | |
| JPS5867067A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPS59193075A (ja) | 光電変換半導体装置作製方法 | |
| JPS59155973A (ja) | 光電変換半導体装置 | |
| JPS6079746A (ja) | 半導体装置及びその機能変更方法 |