JPH0121624B2 - - Google Patents
Info
- Publication number
- JPH0121624B2 JPH0121624B2 JP57102831A JP10283182A JPH0121624B2 JP H0121624 B2 JPH0121624 B2 JP H0121624B2 JP 57102831 A JP57102831 A JP 57102831A JP 10283182 A JP10283182 A JP 10283182A JP H0121624 B2 JPH0121624 B2 JP H0121624B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- lens
- diffusion layers
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/18—Circuits for erasing optically
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/806—Optical elements or arrangements associated with the image sensors
- H10F39/8063—Microlenses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/40—Optical elements or arrangements
- H10F77/413—Optical elements or arrangements directly associated or integrated with the devices, e.g. back reflectors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/972—Stored charge erasure
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、集光性のよい半導体装置に関する。
周知の如く、半導体メモリの高密度化や大規模
化に伴つて生ずる歩留りの低下を補うため、主回
路の他の該主回路を救済する冗長（Redun−
dancy）回路を組込む、レダンダンシイ技術が知
られている。かかる冗長回路を備えた半導体装置
としては、従来第１図ａ，ｂに示すものが知られ
ている。図中１はｐ型半導体基板である。この基
板１表面に主回路、及び主回路に対応する予備回
路に夫々接続するn+型の拡散層２1，２2が形成さ
れている。前記基板１上には、拡散層２1，２2の
一部に対応する部分に開孔部３，３を有する絶縁
膜４が被覆されている。さらに絶縁膜４上の一部
には、前記拡散層２1，２2と開孔部３，３を介し
て接続するn+型多結晶シリコンヒユーズ５が形
成されている。このような構造の半導体装置にお
いて、主回路が正常な動作するときは、前記ヒユ
ーズ５を拡散層２1，２2に結線した状態で使用す
るが、不良を確認したときは、通常、パワーが
0.02μJ/μm2以上のレーザビームをレーザ装置に付
属の光学レンズにより集光して前記ヒユーズ５の
細部６に照射し、拡散層２1，２2の電気的切断を
行なうことにより冗長回路を作動させて半導体装
置の不良を救済する。
化に伴つて生ずる歩留りの低下を補うため、主回
路の他の該主回路を救済する冗長（Redun−
dancy）回路を組込む、レダンダンシイ技術が知
られている。かかる冗長回路を備えた半導体装置
としては、従来第１図ａ，ｂに示すものが知られ
ている。図中１はｐ型半導体基板である。この基
板１表面に主回路、及び主回路に対応する予備回
路に夫々接続するn+型の拡散層２1，２2が形成さ
れている。前記基板１上には、拡散層２1，２2の
一部に対応する部分に開孔部３，３を有する絶縁
膜４が被覆されている。さらに絶縁膜４上の一部
には、前記拡散層２1，２2と開孔部３，３を介し
て接続するn+型多結晶シリコンヒユーズ５が形
成されている。このような構造の半導体装置にお
いて、主回路が正常な動作するときは、前記ヒユ
ーズ５を拡散層２1，２2に結線した状態で使用す
るが、不良を確認したときは、通常、パワーが
0.02μJ/μm2以上のレーザビームをレーザ装置に付
属の光学レンズにより集光して前記ヒユーズ５の
細部６に照射し、拡散層２1，２2の電気的切断を
行なうことにより冗長回路を作動させて半導体装
置の不良を救済する。
しかしながら、前述した構造の半導体装置にお
いては、主回路が不良の際、0.02μJ/μm2以上の単
位面積当りのパワーの大きいレーザビームをレー
ザ装置に付属の光学レンズにより集光してヒユー
ズ５に照射し、溶断をしなければならない。従つ
て、溶断すべきヒユーズが多数存在する場合、そ
の都度、レーザ装置のレンズの焦点をヒユーズに
位置合わせしてレーザビームの照射を行なわなけ
ればならず、作業性が悪かつた。また、これを改
善するためにはヒユーズ幅3μ、レーザスポツト
径５〜6μｍで誤差±1μｍの高精密、高精度の位
置決め機構を用いる手段が考えられるが、コスト
高をもたらす欠点があつた。
いては、主回路が不良の際、0.02μJ/μm2以上の単
位面積当りのパワーの大きいレーザビームをレー
ザ装置に付属の光学レンズにより集光してヒユー
ズ５に照射し、溶断をしなければならない。従つ
て、溶断すべきヒユーズが多数存在する場合、そ
の都度、レーザ装置のレンズの焦点をヒユーズに
位置合わせしてレーザビームの照射を行なわなけ
ればならず、作業性が悪かつた。また、これを改
善するためにはヒユーズ幅3μ、レーザスポツト
径５〜6μｍで誤差±1μｍの高精密、高精度の位
置決め機構を用いる手段が考えられるが、コスト
高をもたらす欠点があつた。
本発明は上記事情に鑑みてなされたもので、特
別な高精度の位置決め機構を有したレーザ装置を
用いることなく、エネルギビームを容易に目的と
する位置に集光照射できる半導体装置を提供する
ことを目的とするものである。
別な高精度の位置決め機構を有したレーザ装置を
用いることなく、エネルギビームを容易に目的と
する位置に集光照射できる半導体装置を提供する
ことを目的とするものである。
本発明は、複数の拡散層のうち所定の２つの拡
散層を含む半導体基板上に絶縁膜を介して設けら
れた導電体膜上に直接もしくは光透過性の絶縁層
を介して光透過性のレンズを設けることによつ
て、光を前記導電体膜へ容易に集束させて該導電
体膜の局部的溶断を容易にさせ、前記２つの拡散
層間の分離を図つたことを骨子とするものであ
る。
散層を含む半導体基板上に絶縁膜を介して設けら
れた導電体膜上に直接もしくは光透過性の絶縁層
を介して光透過性のレンズを設けることによつ
て、光を前記導電体膜へ容易に集束させて該導電
体膜の局部的溶断を容易にさせ、前記２つの拡散
層間の分離を図つたことを骨子とするものであ
る。
本発明の１実施例である半導体装置をその製造
方法を併記しつつ、第２図ａ〜ｃに基づいて説明
する。
方法を併記しつつ、第２図ａ〜ｃに基づいて説明
する。
〔〕 まず、常法によりｐ型半導体基板１の表面
にn+型の拡散層２1，２2を形成し、これら拡散
層２1，２2を含む基板１上に拡散層２1，２2の
一部分に対応する部分に開孔部３，３を有する
絶縁膜４を被覆した後、前記絶縁膜４上に前記
拡散層２1，２2と開孔部３，３を介して接続す
る導電体膜としてのn+型多結晶シリコンヒユ
ーズ５を形成した。つづいて、この多結晶シリ
コンヒユーズ５を含む絶縁膜４全面に厚さ2μ
ｍの光透過性のSiO2層７、同厚で屈折率１以
上の光透過性のリン添加SiO2膜８を順次形成
した（第２図ａ図示）。
にn+型の拡散層２1，２2を形成し、これら拡散
層２1，２2を含む基板１上に拡散層２1，２2の
一部分に対応する部分に開孔部３，３を有する
絶縁膜４を被覆した後、前記絶縁膜４上に前記
拡散層２1，２2と開孔部３，３を介して接続す
る導電体膜としてのn+型多結晶シリコンヒユ
ーズ５を形成した。つづいて、この多結晶シリ
コンヒユーズ５を含む絶縁膜４全面に厚さ2μ
ｍの光透過性のSiO2層７、同厚で屈折率１以
上の光透過性のリン添加SiO2膜８を順次形成
した（第２図ａ図示）。
〔〕 次に、前記リン添加SiO2膜８を写真蝕該法
により、前記多結晶シリコンヒユーズ５に対応
する部分のみ上部から見た形状が直径4μｍの
円形のリン添加SiO2膜からなる柱状パターン
９とした（第２図ｂ図示）。つづいて、N2雰囲
気で前記柱状パターン９を1000℃、20分熱処理
して該柱状パターン９を溶融、流動させ光透過
性の半球状のレンズ（屈折率１以上）１０を形
成した（第２図ｃ図示）。なお、前記レンズ１
０の屈折率が１未満の場合、ヒユーズ５に局部
的に光を集束することができない。
により、前記多結晶シリコンヒユーズ５に対応
する部分のみ上部から見た形状が直径4μｍの
円形のリン添加SiO2膜からなる柱状パターン
９とした（第２図ｂ図示）。つづいて、N2雰囲
気で前記柱状パターン９を1000℃、20分熱処理
して該柱状パターン９を溶融、流動させ光透過
性の半球状のレンズ（屈折率１以上）１０を形
成した（第２図ｃ図示）。なお、前記レンズ１
０の屈折率が１未満の場合、ヒユーズ５に局部
的に光を集束することができない。
前述の如く形成される半導体装置は、２つの拡
散層２1，２2を含む半導体基板１上に絶縁膜４を
介して設けられた多結晶シリコンヒユーズ５上
に、光透過性のSiO2層７を介して光透過性の半
球状のレンズ１０を設けた構造となつている。
散層２1，２2を含む半導体基板１上に絶縁膜４を
介して設けられた多結晶シリコンヒユーズ５上
に、光透過性のSiO2層７を介して光透過性の半
球状のレンズ１０を設けた構造となつている。
しかして、前述した構造の半導体装置によれ
ば、多結晶シリコンヒユーズ５上に光透過性の
SiO2層７を介して光透過性の半球状のレンズ１
０が設けられているため、上部から該レンズ５を
通過する光に対し通常のレンズと同様な働きをし
て下部に位置するヒユーズ５に光を集束する。そ
の結果、主回路が不良になつてヒユーズ５を局部
的に溶断する際、従来より単位面積当り低パワー
（約0.007μJ/μm2）でかつレーザスポツト径が大き
い（直径約20μｍ）レーザビームをレンズ１０上
から照射するだけでヒユーズ５に高パワーのレー
ザビームを照射することができた。前記レーザビ
ームのパワーは従来の約１／３であり、スポツト
径は約３倍である。従つて、従来に比べレーザビ
ームのヒユーズ５の周辺素子に与える熱的影響を
軽減できるとともに、レーザスポツト径を大きく
することができるため位置合せ精度の余裕度を大
きくすることができる。位置合せ精度について具
体的に述べれば、ヒユーズ幅2μｍ、レーザスポ
ツト径20μｍのとき位置合せ精度は約±8μｍ以下
ですむ。この精度は従来（±1μｍ）に対し、約
８倍の余裕ができることを意味する。
ば、多結晶シリコンヒユーズ５上に光透過性の
SiO2層７を介して光透過性の半球状のレンズ１
０が設けられているため、上部から該レンズ５を
通過する光に対し通常のレンズと同様な働きをし
て下部に位置するヒユーズ５に光を集束する。そ
の結果、主回路が不良になつてヒユーズ５を局部
的に溶断する際、従来より単位面積当り低パワー
（約0.007μJ/μm2）でかつレーザスポツト径が大き
い（直径約20μｍ）レーザビームをレンズ１０上
から照射するだけでヒユーズ５に高パワーのレー
ザビームを照射することができた。前記レーザビ
ームのパワーは従来の約１／３であり、スポツト
径は約３倍である。従つて、従来に比べレーザビ
ームのヒユーズ５の周辺素子に与える熱的影響を
軽減できるとともに、レーザスポツト径を大きく
することができるため位置合せ精度の余裕度を大
きくすることができる。位置合せ精度について具
体的に述べれば、ヒユーズ幅2μｍ、レーザスポ
ツト径20μｍのとき位置合せ精度は約±8μｍ以下
ですむ。この精度は従来（±1μｍ）に対し、約
８倍の余裕ができることを意味する。
なお、前述した第２図ｃ図示の冗長回路を有し
た半導体装置の考え方は、例えば第３図図示の
PROM素子を有した半導体装置にも同様に適用
できる。第３図図示の半導体装置は、表面にn+
型ソース、ドレイン領域１１，１２を有するｐ型
の半導体基板１３上に、ソース、ドレイン領域１
１，１２及び一部の基板部分１３′に対応する部
分に第１の開孔部１４を有する素子分離用の第１
の絶縁膜１５を設け、前記基板部分１３′上に
SiO2膜からなる第１ゲート１６、リン添加多結
晶シリコン膜からなる浮遊ゲート１７、SiO2膜
からなる第２ゲート１６2及びリン添加多結晶シ
リコン膜からなるコントロールゲート１８で構成
されるゲート部を設け、このゲート部などを含む
基板１３上にソース、ドレイン領域１１，１２の
一部に対応する部分に第２の開孔部１９，１９を
有する第２の絶縁膜２０を設け、この第２の絶縁
膜２０上に第２の開孔部１９，１９を介して前記
ソース、ドレイン領域１１，１２に接続するAl
配線２１1，２１2を夫々分離して設け、これらAl
配線２１1，２１2を含む第２の絶縁膜２０上に光
透過性のSiO2層２２を設け、このSiO2層２２上
の前記ゲート部に対応する位置に光透過性の半球
状のレンズ２３が設けられた構造となつている。
かかる構造の半導体装置は、コントロールゲート
１８を高電位、基板１３を低電位として電位差を
与えることにより浮遊ゲート１７に負電荷を注入
し、しきい値電圧を変化することにより記憶機能
を有する。そして、一旦注入された負電荷を放出
する（記憶を消去する）には、外部から紫外線を
浮遊ゲート１７に直接あるいはその周辺に照射す
ることに行なうが、従来（レンズ２３を用いない
場合）、記憶の消去に約10〜20分かかつたのに対
し、第３図図示の半導体装置によれば、レンズ２
３が設けられているため、従来の約１／２〜１／
３時間で記憶消去できた。
た半導体装置の考え方は、例えば第３図図示の
PROM素子を有した半導体装置にも同様に適用
できる。第３図図示の半導体装置は、表面にn+
型ソース、ドレイン領域１１，１２を有するｐ型
の半導体基板１３上に、ソース、ドレイン領域１
１，１２及び一部の基板部分１３′に対応する部
分に第１の開孔部１４を有する素子分離用の第１
の絶縁膜１５を設け、前記基板部分１３′上に
SiO2膜からなる第１ゲート１６、リン添加多結
晶シリコン膜からなる浮遊ゲート１７、SiO2膜
からなる第２ゲート１６2及びリン添加多結晶シ
リコン膜からなるコントロールゲート１８で構成
されるゲート部を設け、このゲート部などを含む
基板１３上にソース、ドレイン領域１１，１２の
一部に対応する部分に第２の開孔部１９，１９を
有する第２の絶縁膜２０を設け、この第２の絶縁
膜２０上に第２の開孔部１９，１９を介して前記
ソース、ドレイン領域１１，１２に接続するAl
配線２１1，２１2を夫々分離して設け、これらAl
配線２１1，２１2を含む第２の絶縁膜２０上に光
透過性のSiO2層２２を設け、このSiO2層２２上
の前記ゲート部に対応する位置に光透過性の半球
状のレンズ２３が設けられた構造となつている。
かかる構造の半導体装置は、コントロールゲート
１８を高電位、基板１３を低電位として電位差を
与えることにより浮遊ゲート１７に負電荷を注入
し、しきい値電圧を変化することにより記憶機能
を有する。そして、一旦注入された負電荷を放出
する（記憶を消去する）には、外部から紫外線を
浮遊ゲート１７に直接あるいはその周辺に照射す
ることに行なうが、従来（レンズ２３を用いない
場合）、記憶の消去に約10〜20分かかつたのに対
し、第３図図示の半導体装置によれば、レンズ２
３が設けられているため、従来の約１／２〜１／
３時間で記憶消去できた。
上記実施例では、レンズの材質としてリン添加
SiO2膜を用いたが、これに限らず、他の不純物
例えばボロンを添加したSiO2膜、単なるSiO2膜、
レジスト膜、有機材料膜を用いてもよい。また、
レンズの形状は半球状に限らず、楕円球状でもよ
い。
SiO2膜を用いたが、これに限らず、他の不純物
例えばボロンを添加したSiO2膜、単なるSiO2膜、
レジスト膜、有機材料膜を用いてもよい。また、
レンズの形状は半球状に限らず、楕円球状でもよ
い。
以上詳述した如く本発明によれば、従来の如く
特別な、高精度の位置決め機構を有したレーザ装
置を用いることなく、容易にエネルギビームを目
的とする位置に照射することができるとともに、
周辺素子への熱的影響の少ない冗長回路を有する
半導体装置等の半導体装置を提供できるものであ
る。
特別な、高精度の位置決め機構を有したレーザ装
置を用いることなく、容易にエネルギビームを目
的とする位置に照射することができるとともに、
周辺素子への熱的影響の少ない冗長回路を有する
半導体装置等の半導体装置を提供できるものであ
る。
第１図ａは従来の半導体装置の断面図、第１図
ｂは第１図ａの平面図、第２図ａ〜ｃは本発明の
１実施例である半導体装置を製造工程順に示す断
面図、第３図はPROM素子を有する半導体装置
の断面図である。 １…ｐ型半導体基板、２1，２2…n+型拡散層、
４…絶縁膜、５…n+型多結晶シリコンヒユーズ
（導電体膜）、７…光透過性のSiO2層（絶縁層）、
８…光透過性のリン添加SiO2層、９…柱状パタ
ーン、１０…光透過性のレンズ。
ｂは第１図ａの平面図、第２図ａ〜ｃは本発明の
１実施例である半導体装置を製造工程順に示す断
面図、第３図はPROM素子を有する半導体装置
の断面図である。 １…ｐ型半導体基板、２1，２2…n+型拡散層、
４…絶縁膜、５…n+型多結晶シリコンヒユーズ
（導電体膜）、７…光透過性のSiO2層（絶縁層）、
８…光透過性のリン添加SiO2層、９…柱状パタ
ーン、１０…光透過性のレンズ。
Claims (1)
- 【特許請求の範囲】 １ 表面に複数の拡散層を有する半導体基板と、
これら拡散層を含む基板上に被覆され、該拡散層
の一部を露出させる開孔部を有する絶縁膜と、こ
の絶縁膜上に設けられ前記拡散層のうち所定の２
つの拡散層に開孔部を介して接続される導電体膜
と、この導電体膜上に直接もしくは透過性の絶縁
層を介して設けられたレンズとを具備し、前記導
電体膜に前記レンズを通してエネルギビームを照
射して該導電体膜を局部的に溶断することにより
前記２つの拡散層を断線可能な構造にしたことを
特徴とする半導体装置。 ２ レンズの材質が、SiO2膜、不純物添加SiO2
膜、レジスト膜、有機材料膜のうちいずれか１つ
からなることを特徴とする特許請求の範囲第１項
記載の半導体装置。 ３ レンズの形状が、半球状もしくは楕円球状で
あることを特徴とする特許請求の範囲第１項記載
の半導体装置。 ４ レンズの屈折率が１以上であることを特徴と
する特許請求の範囲第１項記載の半導体装置。 ５ エネルギビームが、レーザビームであること
を特徴とする特許請求の範囲第１項記載の半導体
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102831A JPS58219748A (ja) | 1982-06-15 | 1982-06-15 | 半導体装置 |
| US07/004,759 US4920075A (en) | 1982-06-15 | 1987-01-07 | Method for manufacturing a semiconductor device having a lens section |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102831A JPS58219748A (ja) | 1982-06-15 | 1982-06-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58219748A JPS58219748A (ja) | 1983-12-21 |
| JPH0121624B2 true JPH0121624B2 (ja) | 1989-04-21 |
Family
ID=14337949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57102831A Granted JPS58219748A (ja) | 1982-06-15 | 1982-06-15 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4920075A (ja) |
| JP (1) | JPS58219748A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6122652A (ja) * | 1984-07-10 | 1986-01-31 | Toshiba Corp | 半導体装置 |
| US5018579A (en) * | 1990-02-01 | 1991-05-28 | Texas Iron Works, Inc. | Arrangement and method for conducting substance and seal therefor |
| US5020597A (en) * | 1990-02-01 | 1991-06-04 | Texas Iron Works, Inc. | Arrangement and method for conducting substance and lock therefor |
| KR920013734A (ko) * | 1990-12-31 | 1992-07-29 | 김광호 | 칼라필터의 제조방법 |
| US5321249A (en) * | 1991-10-31 | 1994-06-14 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and method of manufacturing the same |
| JPH05167054A (ja) * | 1991-12-19 | 1993-07-02 | Toshiba Corp | 固体撮像装置の製造方法 |
| DE19737611C2 (de) | 1997-08-28 | 2002-09-26 | Infineon Technologies Ag | Fuse-Anordnung für Halbleiterspeichervorrichtung |
| WO1999052647A1 (en) * | 1998-04-16 | 1999-10-21 | The University Of New Mexico | Non-planar micro-optical structures |
| US6940107B1 (en) | 2003-12-12 | 2005-09-06 | Marvell International Ltd. | Fuse structures, methods of making and using the same, and integrated circuits including the same |
| DE102005004108B4 (de) * | 2005-01-28 | 2007-04-12 | Infineon Technologies Ag | Halbleiterschaltung sowie Anordnung und Verfahren zur Kontrolle von Schmelzelementen einer Halbleiterschaltung |
| KR100695140B1 (ko) * | 2005-02-12 | 2007-03-14 | 삼성전자주식회사 | 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법 |
| US20110121426A1 (en) * | 2009-11-25 | 2011-05-26 | Ming-Sheng Yang | Electronic device with fuse structure and method for repairing the same |
| US9640576B2 (en) * | 2014-08-20 | 2017-05-02 | Visera Technologies Company Limited | Image sensing device and method for fabricating the same |
| DE102017128824A1 (de) * | 2017-12-05 | 2019-06-06 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines strahlungsemittierenden Bauteils und strahlungsemittierendes Bauteil |
| JP2019149513A (ja) * | 2018-02-28 | 2019-09-05 | 新日本無線株式会社 | 抵抗素子を形成するための中間体およびそれを用いた抵抗素子の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3925572A (en) * | 1972-10-12 | 1975-12-09 | Ncr Co | Multilevel conductor structure and method |
| US3981023A (en) * | 1974-09-16 | 1976-09-14 | Northern Electric Company Limited | Integral lens light emitting diode |
| US4279690A (en) * | 1975-10-28 | 1981-07-21 | Texas Instruments Incorporated | High-radiance emitters with integral microlens |
| US4110122A (en) * | 1976-05-26 | 1978-08-29 | Massachusetts Institute Of Technology | High-intensity, solid-state-solar cell device |
| JPS5380988A (en) * | 1976-12-27 | 1978-07-17 | Nippon Telegr & Teleph Corp <Ntt> | Light emitting diode |
| US4292512A (en) * | 1978-06-19 | 1981-09-29 | Bell Telephone Laboratories, Incorporated | Optical monitoring photodiode system |
| US4273805A (en) * | 1978-06-19 | 1981-06-16 | Rca Corporation | Passivating composite for a semiconductor device comprising a silicon nitride (Si1 3N4) layer and phosphosilicate glass (PSG) layer |
| US4225380A (en) * | 1978-09-05 | 1980-09-30 | Wickens Justin H | Method of producing light emitting semiconductor display |
| JPS5642377A (en) * | 1979-09-14 | 1981-04-20 | Fujitsu Ltd | Ultraviolet ray erasable type rewritable read-only memory |
| JPS5690568A (en) * | 1979-12-21 | 1981-07-22 | Fuji Photo Film Co Ltd | Semiconductor device for photoelectric transducer |
| US4474831A (en) * | 1982-08-27 | 1984-10-02 | Varian Associates, Inc. | Method for reflow of phosphosilicate glass |
| JPS59181648A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6052041A (ja) * | 1983-08-31 | 1985-03-23 | Mitsubishi Electric Corp | 半導体メモリ装置 |
| US4535528A (en) * | 1983-12-02 | 1985-08-20 | Hewlett-Packard Company | Method for improving reflow of phosphosilicate glass by arsenic implantation |
-
1982
- 1982-06-15 JP JP57102831A patent/JPS58219748A/ja active Granted
-
1987
- 1987-01-07 US US07/004,759 patent/US4920075A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58219748A (ja) | 1983-12-21 |
| US4920075A (en) | 1990-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4602420A (en) | Method of manufacturing a semiconductor device | |
| JPS58219748A (ja) | 半導体装置 | |
| JP2001044281A (ja) | 多層配線構造の半導体装置 | |
| US4774561A (en) | Semiconductor device | |
| JP2003086687A (ja) | 半導体装置 | |
| JPH08255553A (ja) | 集積回路装置のためのヒューズ構造部 | |
| JPH0654791B2 (ja) | レ−ザ−・トリミング装置 | |
| JPH0225263B2 (ja) | ||
| JPH0140500B2 (ja) | ||
| JPS5948543B2 (ja) | 半導体装置 | |
| JPH11145301A (ja) | 半導体装置、その製造方法および不良ビット救済システム | |
| JPH1187521A (ja) | 半導体装置及びその製造方法 | |
| JPS59124145A (ja) | 半導体装置 | |
| JPS6083349A (ja) | 半導体装置 | |
| JP3049847B2 (ja) | 半導体装置 | |
| JPH10340960A (ja) | 半導体装置および混成半導体装置並びに半導体装置の製造方法 | |
| JPS59104141A (ja) | 半導体装置の製造方法 | |
| JPH01145869A (ja) | 冗長回路付きｕｖｅｐｒｏｍの製造方法 | |
| JPS58165347A (ja) | 半導体装置の製造方法 | |
| JPH06244285A (ja) | 半導体装置 | |
| JPS59163859A (ja) | 半導体装置の製造方法 | |
| US7736840B2 (en) | Production of two superposed elements within an integrated electronic circuit | |
| JPS58110053A (ja) | 半導体装置とその製造方法 | |
| JPH05109899A (ja) | 半導体装置の製造方法 | |
| JPS59195843A (ja) | 半導体装置 |