JPS5821986B2 - 利得制御回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、複合映像信号に含まれる同期信号のレベルを
検出して、複合映像信号の利得を制御するＡＧＣ回路に
関するものであり、特に同期信号レベルが極端に小さく
なった場合においてもＡＧＣ回路を正常に動作させるた
めの回路方式を提供するものである。

同期信号のレベルを検出して複合映像信号の利得を制御
する回路方式として従来一般に用いられている回路構成
ブロック図を第１図に示す。

端子１に入力された複合映像信号は、可変利得増巾器２
に供給され、その出力は出力端子８に出力されると共に
同期分離回路３に入力される。

同期分離回路３で分離された複合同期信号をパルス遅延
回路４でもって複合同期信号の後縁を約１〜２μｓｅｃ
遅延させたパルス（第２図ａ）を発生させる。

この遅延パルスと可変利得増巾器２の出力信号（第２図
ｂ）とを混合回路５に入力するとその出力には第２図Ｃ
に示すように同期信号のレベルＳが検出される。

ここで第２図ｂ〜ｄにおいて信号波形中の信号Ａは複合
映像信号の同期尖端から白ピークまでの信号レベルを、
信号Ｓは同期信号のレベルを表示している。

混合回路５で検出された同期信号レベルは、整流回路６
、増巾回路γを介して可変利得増巾器２に供給され、そ
の結果出力端子８に出力される複合映像信号のレベルを
一定に制御することができる。

第１図の構成ブロック図では、可変利得増巾器２の出力
信号を直接混合回路５に入力しているがカラー信号の場
合には、同期信号後縁のペデスル部分にはカラーバース
ト信号が重畳されているために同期信号レベルが正確に
検出できないことがあるため、可変利得増巾器２の出力
を低域ろ波器又は搬送色信号の周波数帯域のみを減衰さ
せるトラップ回路を介して混合回路５に入力することが
できる。

同期分離回路３が正常に同期信号を分離している場合は
上述したように第２図Ｃの同期信号レベルＳを検出して
出力端子８の信号レベルには正常に制御されている。

しかしながらテレビジョン放送を受信した場合などには
端子１に入力される複合映像信号中の同期信号レベルＳ
が映像信号レベルＡ（一般にＡ：Ｓ＝ １．４ ： ０
．４ ）に比べて極端に小さくなるいわゆる同期信号縮
みが発生することがしばしば見られる。

この様な同期信号縮みが起ると同期分離回路３が正常に
動作せず同期信号とその後縁のペデスタル部分とを分離
し出力することがある。

同期信号とその後縁のペデスタル部分を分離した信号を
遅延回路４で遅延させると第２図ａの点線に示すように
、正常時に比べるとそのパルス巾が広くなり、このパル
スと第２図すの複合映像信号とを混合回路５で混合する
と第２図ｄのように、ペデスタル部分の直後の映像信号
レベルＡが検出される。

従って同期分離回路３が正常時の検出レベル第２図Ｃに
比較すると第２図ｄの検出レベルは極端に大きくなり、
その結果可変利得増幅器２の利得は減少して出力端子８
の映像信号出力レベルは極端に小さく制御されることに
なる。

本発明は、上述したように同期信号レベルを検出して利
得を制御するＡＧＣ回路において同期信号レベルＳが映
像信号レベルＡに比べて極端に小、′さくなる様な同期
信号縮みが発生した場合においても、ＡＧＣ回路の出力
信号が極端に小さくなるのを防止するための新規な回路
方式を提供するものである。

本発明の一実施例のブロック図を第３図に示す。

。１〜．８は第１図の従来例と同一符号で同一機能を有
する。

９は同期分離回路３の出力信号である同期信号を平滑す
る平滑回路、１０は平滑回路９の出力信号で制御される
スイッチ回路である。

第３図に従って本発明の詳細な説明する。

同期分離回路３の出力信号は同期分離が正常な場合には
第４図ａに示すようにパルス巾約５μ式、振巾Ｅのパル
ス信号が得られる。

このパルス信号を第５図に示す平滑回路９を構成するＲ
１ ｔ Ｒ２ｔＣｌで平滑すると、Ｃ１の両端の電位Ｅ
。

１は、ＬＬｌｌｌＬ７ ここでＴ１は水平同期信号のパルス巾で約５μｓｅｃ
。

Ｔｏは水平走査時間で約６３．５μｓｅｃである。

ここでＴ１は水平同期信号のパルス巾で約５ｓｅｃ。

Ｔｏは水平走査時間で約６３．５μｓｅｃである。

一方入力端子１に入力される映像信号に同期信号縮みが
生ずるさ、同期分離回路３の出力信号は、第４図すのよ
うにパルス巾Ｔ２のパルス信号となる。

パルス巾Ｔ２は水平同期信号パルス巾Ｔ１とペデスタル
部分の時間巾の和に相当し、そのパルス巾Ｔ２ミ１０μ
ｓｅｃ程度である。

従って第４図すのパルス信号を第５図に示すＲ１゜Ｒ２
，ＣＩで平滑すると０１両端の電位ＥＯ２はとなり、Ｅ
ｏ２はＥ。

１の約２倍の値になる。第５図は、本発明の実施例を具
体化するための具体実施例であり、同期分離回路３の出
力パルスはパルス遅延回路４に供給されると共に抵抗Ｒ
０゜Ｒ２、コンデンサＣ１から成る平滑回路９に供給さ
れる。

この平滑回路９の時定数はほぼ６０Ｈｚの垂直同期パル
スを平滑できる程度になる様にＲ１ｙ Ｒ２゜自の値を
選びＲ１とＲ２の比は、前述した電位Ｅ。

。の値がスイッチ回路１０を構成するトランジスタＴ１
を遮断させ、かつＥ。

２の値が前記トランジスタＴ、を飽和させるような電位
になる様に設計される。

第４図ＣはＥ。Ｉ ｔ ＥＯ２の電圧波形を示し、ＶＴ
ＨはトランジスタＴ１のスレシホールド電位である。

従って同期信号縮みが発生し同期分離回路３でもってペ
デスタル部分が分離されると、スイッチ回路１０のトラ
ンジスタＴ１が飽和するため混合回路５に供給されるパ
ルス遅延回路４からのパルスがなくなる。

その結果混合回路５の出力波形は、第２図すに示す複合
映像信号波形のみとなり、これを製流回路６に供給して
整流すると、複合映像信号のピーク値又は平均値を検出
することになる。

この検出電位を増巾回路γで増巾し可変利得増巾器２を
制御すると、ピーク値ＡＧＣ又は平均値ＡＧＣとして動
作する。

以上説明したように本発明によると簡単な回路構成によ
り同期分離回路３が正常に動作しているときには同期信
号レベルを検出して出力端子８に出力される複合映像信
号のレベルを制御し、同期分離回路３が正常に動作しな
いときには、複合映像信号のピーク値又は平均値を検出
して出力端子８の複合映像信号レベルを制御することが
でき、従って同期信号縮みが発生しても出力複合映像信
号レベルは、従来例のように極端に小さくなることがな
いものである。

【図面の簡単な説明】

第１図は従来の同期信号レベルを検出して複合映像信号
のレベルを制御するＡＧＣ回路のフ七ツク図、第２図は
第１図を説明するための信号波形図、第３図は本発明の
一実施例を示すＡＧＣ回路のブロック図、第４図は第３
図を説明するための信号波形図、第５図は第３図実施例
の要部を示す具体構成図である。 １・・・・・・入力端子、２・・・・・・可変利得増巾
器、３・・・・・・同期分離回路、４・・・・・・パル
ス遅延回路、５・・・・・・混合回路、６・・・・・・
整流回路、８・・・・・・出力端子、９・・・−・・平
滑回路、１０・・・・・・スイッチング回路。

Claims (1)

【特許請求の範囲】
1. １ 複合映像信号を入力とする可変利得増巾器と、前記
   複合映像信号から同期信号を分離する同期信号分離回路
   と、前記同期信号を一定時間遅延させるパルス遅延回路
   と、前記可変利得増巾器の出力信号と前記パルス遅延回
   路の出力パルスとを混合する混合回路と、この混合回路
   の出力信号でもって前記可変利得増巾器の利得を制御す
   る利得制御回路において、前記同期分離回路からの同期
   信号の一部を入力とする平滑回路と、この平滑回路の前
   記同期信号のパルス巾が規定のパルス巾以上になった際
   の出力レベルにより遮断されるスイッチ回路とを有し、
   このスイッチ回路の遮断動作により前記パルス遅延回路
   の出力パルスの前記混合回路への印加を阻止することを
   特徴とする利得制御回路。