JPS58223181A - ペイント処理システム - Google Patents
ペイント処理システムInfo
- Publication number
- JPS58223181A JPS58223181A JP57107353A JP10735382A JPS58223181A JP S58223181 A JPS58223181 A JP S58223181A JP 57107353 A JP57107353 A JP 57107353A JP 10735382 A JP10735382 A JP 10735382A JP S58223181 A JPS58223181 A JP S58223181A
- Authority
- JP
- Japan
- Prior art keywords
- boundary
- information
- color information
- paint
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
■ 発明の技術分野
本発明は、ペイント処理システム、特に例えばディスプ
レイ装置などに表示される図形について当該図形内の所
定の領域に対して色ぬりを行うペイント処理システムに
おいて、複数メッシュ分の色情報を読出しておいてシフ
ト処理を行ってゆく間に、境界を検出しつつペイント処
理を行うペイント処理回路をもうけるようにしたペイン
ト処理システムに関するものである。なお本発明は濃淡
情報や輝度情報を用いてぬシ分けることを包含するもの
である・が、一般に色情報として説明する。
レイ装置などに表示される図形について当該図形内の所
定の領域に対して色ぬりを行うペイント処理システムに
おいて、複数メッシュ分の色情報を読出しておいてシフ
ト処理を行ってゆく間に、境界を検出しつつペイント処
理を行うペイント処理回路をもうけるようにしたペイン
ト処理システムに関するものである。なお本発明は濃淡
情報や輝度情報を用いてぬシ分けることを包含するもの
である・が、一般に色情報として説明する。
ω）技術の背景と問題点
従来この種のペイント処理システムにおいては。
一般にソフトウェア処理によって、境界位置を探しては
１メツシユ分の色を決定してゆく処理を行うようにして
おり、大きい面積の領斌に対してペイント処理を行って
ゆく場合に要処理時間が大となるという難点があった。
１メツシユ分の色を決定してゆく処理を行うようにして
おり、大きい面積の領斌に対してペイント処理を行って
ゆく場合に要処理時間が大となるという難点があった。
（Ｏ発明の目的と構成
本発明は、上記の点を解決することを目的としており、
高速度でペイント処理を行い得るようＫすることを目的
としている。そしてそのため１本発明ノペイント処理シ
ステムは９図形の１メツシユに対応する色情報または濃
淡情報を少なくとも格納してなるビット・マツプ・ビデ
オ・メモリをそなえ、該メモリから複数メッシュ分の上
記色情報または濃淡情報を一斉に読出して上記各メツシ
ュに対してペイント処理を実行してゆくペイント処理シ
ステムにおいて、上記複数メッシュ分の色情報または濃
淡情報がセットされる循環形ペイント・シフト・レジス
タ、＃シフト・レジスタによるシフト動作が行われつつ
ある間に各１メツシユ分の色情報または濃淡情報を抽出
する第１のセレクタ、該第１のセレクタの出力に対して
予め境界色情報または境界濃淡情報として指示された１
つまたは複数個の境界色情報または境界濃淡情報と比較
する境界検出回路、該境界検出回路からの出力によって
第２のセレクタを制御せしめる境界記憶保持部、該境界
記憶保持部からの制御にもとづいて上記シフト動作の間
に上記シフト・レジスタに循環書込みされる各メツシュ
の色情報または濃淡情報を元の情報か或いは予め指定さ
れたペイント情報かに選択する第２のセレクタをそなえ
て上記シフト動作の間に図形の境界を検出しつつペイン
ト処理を実行するようにしたペイント処理回路をもうけ
たことを特徴としている。以下図面を参照しつつ説明す
る。
高速度でペイント処理を行い得るようＫすることを目的
としている。そしてそのため１本発明ノペイント処理シ
ステムは９図形の１メツシユに対応する色情報または濃
淡情報を少なくとも格納してなるビット・マツプ・ビデ
オ・メモリをそなえ、該メモリから複数メッシュ分の上
記色情報または濃淡情報を一斉に読出して上記各メツシ
ュに対してペイント処理を実行してゆくペイント処理シ
ステムにおいて、上記複数メッシュ分の色情報または濃
淡情報がセットされる循環形ペイント・シフト・レジス
タ、＃シフト・レジスタによるシフト動作が行われつつ
ある間に各１メツシユ分の色情報または濃淡情報を抽出
する第１のセレクタ、該第１のセレクタの出力に対して
予め境界色情報または境界濃淡情報として指示された１
つまたは複数個の境界色情報または境界濃淡情報と比較
する境界検出回路、該境界検出回路からの出力によって
第２のセレクタを制御せしめる境界記憶保持部、該境界
記憶保持部からの制御にもとづいて上記シフト動作の間
に上記シフト・レジスタに循環書込みされる各メツシュ
の色情報または濃淡情報を元の情報か或いは予め指定さ
れたペイント情報かに選択する第２のセレクタをそなえ
て上記シフト動作の間に図形の境界を検出しつつペイン
ト処理を実行するようにしたペイント処理回路をもうけ
たことを特徴としている。以下図面を参照しつつ説明す
る。
（ハ）発明の実施例
第１図は本発明に用いるペイント処理回路の−実施例構
成、第２図は第１図図示の境界検出回路の一実施例構成
、第３図は第１図図示の６ｏ段に関連する回路部分の要
部一実施例詳細図を示している。
成、第２図は第１図図示の境界検出回路の一実施例構成
、第３図は第１図図示の６ｏ段に関連する回路部分の要
部一実施例詳細図を示している。
第１図において、１はペイント・シフト・レジスタ＋
ｂＯ＋ｂ＋＋・・・・・は夫々シフト段、２は第１の
セレクタであってペイント処理を左から右へ行うか右か
ら左へ行うかによって６０段の色情報かｂｆｉ−１段の
色情報かを選択するもの、３は境界検出回路であって第
２図を参照して後述する如く予め指示された境界色情報
にもとづいてペイント処理が行われる境界を検出するも
の、４は境界記憶スリップ・フロップ、５−１および５
−２は夫々第２のセレクタを表わしている。
ｂＯ＋ｂ＋＋・・・・・は夫々シフト段、２は第１の
セレクタであってペイント処理を左から右へ行うか右か
ら左へ行うかによって６０段の色情報かｂｆｉ−１段の
色情報かを選択するもの、３は境界検出回路であって第
２図を参照して後述する如く予め指示された境界色情報
にもとづいてペイント処理が行われる境界を検出するも
の、４は境界記憶スリップ・フロップ、５−１および５
−２は夫々第２のセレクタを表わしている。
図示の場合、ｎメッシュ分の色情報が１図示しないビッ
ト・マツプ・ビデオ・メモリから読出されて循環形のシ
フト・レジスタ１に並列にセットされる。ぞして、この
状態において、ペイント処理が行われる境界に該当する
境界色情報が予め境界検出回路３に指示されている。々
お、上記色情報は例えば３ビツトの情報で与えられてお
り、上記境界色情報は１つの色情報のみに限られず複数
個の色情報を夫々境界色情報として指示できるように構
成されている。
ト・マツプ・ビデオ・メモリから読出されて循環形のシ
フト・レジスタ１に並列にセットされる。ぞして、この
状態において、ペイント処理が行われる境界に該当する
境界色情報が予め境界検出回路３に指示されている。々
お、上記色情報は例えば３ビツトの情報で与えられてお
り、上記境界色情報は１つの色情報のみに限られず複数
個の色情報を夫々境界色情報として指示できるように構
成されている。
第１図においてシフト・レジスタ１にセットされた複数
メッシュ分の色情報即ちｂｏ段の色情報ないし６７−１
段の色情報に対して、 ｈａ段側から順次ペイント処理
を行うものとすると９図示信号「右／左」が論理「１」
とされ、シフト・レジスタ１は１メツシユ分ずつ左ヘシ
フトされてゆく形となる。
メッシュ分の色情報即ちｂｏ段の色情報ないし６７−１
段の色情報に対して、 ｈａ段側から順次ペイント処理
を行うものとすると９図示信号「右／左」が論理「１」
とされ、シフト・レジスタ１は１メツシユ分ずつ左ヘシ
フトされてゆく形となる。
このときｂｏ段の色情報が第２のセレクタ５−２の入力
側に導ひかれるが、このとき第１のセレクタ２を介して
ｂｏ段の内容が境界検出回路３に供給される。境界検出
回路３においては、上述の境界色情報が指示されておシ
、第２のセレクタ２の当該出力が境界色情報に対応する
か否かをチェックする。図示境界記憶フリップ・フロッ
プ４が今リセット状態にあるとしかつ上記境界検出回路
３が一致出力を発していないとすると、フリップ・フロ
ップ４からの論理「０」出力によって、第２のセレクタ
５−２は第１のセレクタ２によって選択された色情報即
ち、 ｈａ段の色情報をそのまま＆ｎ−１段に書込むよ
うに子る。
側に導ひかれるが、このとき第１のセレクタ２を介して
ｂｏ段の内容が境界検出回路３に供給される。境界検出
回路３においては、上述の境界色情報が指示されておシ
、第２のセレクタ２の当該出力が境界色情報に対応する
か否かをチェックする。図示境界記憶フリップ・フロッ
プ４が今リセット状態にあるとしかつ上記境界検出回路
３が一致出力を発していないとすると、フリップ・フロ
ップ４からの論理「０」出力によって、第２のセレクタ
５−２は第１のセレクタ２によって選択された色情報即
ち、 ｈａ段の色情報をそのまま＆ｎ−１段に書込むよ
うに子る。
このようにしてシフト動作が行われてゆく間に。
境界検出回路３が境界を検出すると、フリップ・フロッ
プ４がセットされ、論理「１」出力が第２のセレクタ５
−２に供給される。これによって、当該時点以降即ち当
該時点に第１のセレクタ２によって選択された色情報以
降の色情報は、第２のセレクタ５−２を介してシフト・
レジスタ１に書キ戻される際に２図示「ペイント・カラ
ー人力」に対応する色情報にすり変えられる。
プ４がセットされ、論理「１」出力が第２のセレクタ５
−２に供給される。これによって、当該時点以降即ち当
該時点に第１のセレクタ２によって選択された色情報以
降の色情報は、第２のセレクタ５−２を介してシフト・
レジスタ１に書キ戻される際に２図示「ペイント・カラ
ー人力」に対応する色情報にすり変えられる。
第２図は境界検出回路の一実施例構成を示し。
図中の符号６は境界色レジスタであって境界に対応すふ
色情報即ち境界色情報が予めセットされるもの、７は例
えば８→１セレクタを表わしている。
色情報即ち境界色情報が予めセットされるもの、７は例
えば８→１セレクタを表わしている。
境界色レジスタ６には９図示しないホス）ＣＰＵから例
えば「青色」と１赤色」といずれかの色情報が第１のセ
レクタ２から出力されれば境界であることを指示するよ
う、境界色レジスタ６における８種類の位置「０」ない
し「７」のうち、「青色」と「赤色」とに対応する位置
に論理「１」をプリセットされる。
えば「青色」と１赤色」といずれかの色情報が第１のセ
レクタ２から出力されれば境界であることを指示するよ
う、境界色レジスタ６における８種類の位置「０」ない
し「７」のうち、「青色」と「赤色」とに対応する位置
に論理「１」をプリセットされる。
この状態のもとで、第１のセレクタ２から第２図図示の
入力色情報ｒＢ、Ｒ，ＧＪが順次入力されて〈、る際に
、当該入力色情報ｒＢ、 Ｒ，ＧＪが「青色」または「
赤色」であれば、境界色レジスタ６にプリセットされて
いる論理「１」がセレクタ７から出力される。そして該
論理「１」の出力によって、第１図図示のフリップ・フ
ロップ４がセットされる。
入力色情報ｒＢ、Ｒ，ＧＪが順次入力されて〈、る際に
、当該入力色情報ｒＢ、 Ｒ，ＧＪが「青色」または「
赤色」であれば、境界色レジスタ６にプリセットされて
いる論理「１」がセレクタ７から出力される。そして該
論理「１」の出力によって、第１図図示のフリップ・フ
ロップ４がセットされる。
第３図は第１図図示のｂｏ段に関連する回路部分の右か
ら左へペイント処理を行う側の一実施例詳細図を示して
いる。図中の符号６ｏ−１ないしｈａ ３は夫々第１図
図示のｂｏシフト段に対応するフリップ・フロップ、２
−１ないし２−３は夫々第１図図示の第１のセレクタ２
に対応するもの、３．４は夫々第１図図示のものに対応
し、５−１−１ないし５−１−３は夫々第１図図示の第
２のセレクタ５−１に対応している。
ら左へペイント処理を行う側の一実施例詳細図を示して
いる。図中の符号６ｏ−１ないしｈａ ３は夫々第１図
図示のｂｏシフト段に対応するフリップ・フロップ、２
−１ないし２−３は夫々第１図図示の第１のセレクタ２
に対応するもの、３．４は夫々第１図図示のものに対応
し、５−１−１ないし５−１−３は夫々第１図図示の第
２のセレクタ５−１に対応している。
右から左へペイント処理が行われる場合１図示のセレク
タ２−１ないし２−３においては第１図図示のｂｔｔ−
１段の内容が選択されて、境界検出回路３に供給される
。そして、フリップ・フロップ４が論理「０」を出力し
ている間、セレクタ５−１−１ないし５−１−３は夫々
６１−１段の内容の側を選択してｂｏ段にセットする。
タ２−１ないし２−３においては第１図図示のｂｔｔ−
１段の内容が選択されて、境界検出回路３に供給される
。そして、フリップ・フロップ４が論理「０」を出力し
ている間、セレクタ５−１−１ないし５−１−３は夫々
６１−１段の内容の側を選択してｂｏ段にセットする。
フリップ・フロップ４が論理「１」を出力すると、セレ
クタ５−１−１ないし５−１−３は夫々ペイント色側を
選択してｂｏ段にセットする。
クタ５−１−１ないし５−１−３は夫々ペイント色側を
選択してｂｏ段にセットする。
■ 発明の詳細
な説明した如く２本発明によれば、境界の存在を探知し
つつハードウェアの処理速度でペイント処理を行うしと
ができる。また境界検出回路において、複数種類の境界
色情報をプリセットすることができるために、（１）夫
々の境界色情報を検出してペイント・カラーを取入れる
ことができ、また（１１）例えば右から左へのペイント
処理を行う際に「青色」を境界とみてペイント処理を行
うから折り返して左から右へのペイント処理を行う際に
［赤色」を境界とみてペイント処理を行うなどの態様を
採用することもできる。
つつハードウェアの処理速度でペイント処理を行うしと
ができる。また境界検出回路において、複数種類の境界
色情報をプリセットすることができるために、（１）夫
々の境界色情報を検出してペイント・カラーを取入れる
ことができ、また（１１）例えば右から左へのペイント
処理を行う際に「青色」を境界とみてペイント処理を行
うから折り返して左から右へのペイント処理を行う際に
［赤色」を境界とみてペイント処理を行うなどの態様を
採用することもできる。
第１図は本発明に用いるペイント処理回路の一実施例構
成、第２図は第１図図示の境界検出回路の一実施例構成
、第３図は第１図図示のｂｏ段に関連する回路部分の要
部一実施例詳細図を示す。 図中、１はペイント・シフト・レジスタ、２は第１のセ
レクタ、３は境界検出回路、４は境界記憶フリップ・７
０ツブ、５は第２のセレクタ、６は境界色レジスタ、７
け８→１セレクタを表わす。 特許出願人 富士通株式会社
成、第２図は第１図図示の境界検出回路の一実施例構成
、第３図は第１図図示のｂｏ段に関連する回路部分の要
部一実施例詳細図を示す。 図中、１はペイント・シフト・レジスタ、２は第１のセ
レクタ、３は境界検出回路、４は境界記憶フリップ・７
０ツブ、５は第２のセレクタ、６は境界色レジスタ、７
け８→１セレクタを表わす。 特許出願人 富士通株式会社
Claims (1)
- 図形の１メツシユに対応する色情報または濃淡情報を少
なくとも格納してなるビット・マツプ・ビデオ・メモリ
をそなえ、該メモリから複数メッシュ分の上記色情報ま
たは濃淡情報を一斉に読出して上記各メツシュに対して
ペイント処理を実行してゆくペイント処理システムにお
いて、上記複数メッシュ分の色情報または濃淡情報がセ
ットされる循環形ペイント・シフト・レジスタ、該シフ
ト・レジスタによるシフト動作が行われつつある間に各
１メツシユ分の色情報または濃淡情報を抽出する第１の
セレクタ、該第１のセレクタの出力に対して予め境界色
情報または境界濃淡情報として指示された１つまたは複
数個の境界色情報または境界濃淡情報と比較する境界検
出回路、該境界検出回路からの出力によって第２のセレ
クタを制御せしめる境界記憶保持部、該境界記憶保持部
からの制御にもとづいて上記シフト動作の間に上〜記シ
フト・レジスタに循環書込みされる各メツシュの色情報
または濃淡情報を元の情報か或いは予め指定されたペイ
ント情報かに選択する第２のセレクタをそなえて上記シ
フト動作の間に図形の境界を検出しつつペイント処理を
実行するようにしたペイント処理回路をもうけたことを
特徴とするペイント処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57107353A JPS58223181A (ja) | 1982-06-21 | 1982-06-21 | ペイント処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57107353A JPS58223181A (ja) | 1982-06-21 | 1982-06-21 | ペイント処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58223181A true JPS58223181A (ja) | 1983-12-24 |
Family
ID=14456903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57107353A Pending JPS58223181A (ja) | 1982-06-21 | 1982-06-21 | ペイント処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58223181A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62251982A (ja) * | 1986-04-25 | 1987-11-02 | Fanuc Ltd | 画像処理装置 |
-
1982
- 1982-06-21 JP JP57107353A patent/JPS58223181A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62251982A (ja) * | 1986-04-25 | 1987-11-02 | Fanuc Ltd | 画像処理装置 |
| WO1987006743A1 (fr) * | 1986-04-25 | 1987-11-05 | Fanuc Ltd | Processeur d'images |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4748442A (en) | Visual displaying | |
| JPS5991489A (ja) | 表示装置 | |
| JPS58223181A (ja) | ペイント処理システム | |
| JPS5876883A (ja) | 画像表示装置 | |
| US5117485A (en) | Method and apparatus for sorting line segments for display and manipulation by a computer system | |
| JPS61223893A (ja) | 階調変換制御方式 | |
| JPS5893097A (ja) | 色切換回路 | |
| AU618129B2 (en) | Method and apparatus for sorting line segments for display and manipulation by a computer system | |
| JPS6113381A (ja) | 画像処理装置 | |
| JPS6141186A (ja) | カラ−デ−タ同時書込み装置 | |
| JPS62297895A (ja) | ふちどり表示方式 | |
| JP3061830B2 (ja) | 画像処理装置 | |
| JPS58168090A (ja) | 表示用補間装置 | |
| JPS58125090A (ja) | 表示用補間装置 | |
| JPS6193494A (ja) | 表示色制御装置 | |
| JPS63201788A (ja) | 画像デ−タ切り出し回路 | |
| JPS58184189A (ja) | 色の変化によるブリンク方式 | |
| JPH0816147A (ja) | 情報表示装置 | |
| JPS60230195A (ja) | 文字パタ−ン変換装置 | |
| JPS62127892A (ja) | カラ−ｃｒｔ装置におけるカラ−描画方式 | |
| JPS61264480A (ja) | 図形処理方式 | |
| JPS63260263A (ja) | 画像処理装置 | |
| JPS60149085A (ja) | 表示装置 | |
| JPS6289084A (ja) | 図形表示装置 | |
| JPS6155693A (ja) | カラ−図形処理装置 |