JPS5823430A - 半導体ウエハ−ス - Google Patents

半導体ウエハ−ス

Info

Publication number
JPS5823430A
JPS5823430A JP56122263A JP12226381A JPS5823430A JP S5823430 A JPS5823430 A JP S5823430A JP 56122263 A JP56122263 A JP 56122263A JP 12226381 A JP12226381 A JP 12226381A JP S5823430 A JPS5823430 A JP S5823430A
Authority
JP
Japan
Prior art keywords
wafer
buffer
semiconductor
arc
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56122263A
Other languages
English (en)
Inventor
Yujiro Sakata
坂田 勇次郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP56122263A priority Critical patent/JPS5823430A/ja
Publication of JPS5823430A publication Critical patent/JPS5823430A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体ウェハースに係り1%にその外形形状
に関するものである。
従来の半導体装置製造用のウエノ・−スの形状として、
外周の弧と弦部分(以下オリエ/テーシ冒/フラットと
よぶ)の交わる部分には特に加工を加えずに、オリ二ン
テーシ嘗ンフラットの平らな部分が、急に円弧に移行す
る形状のものが一般的であり九。しかし、この形状であ
れば、オリエンチーVwンフラットの両側の縁に丸みが
ない為。
半導体素子の製造過程で、工賃ヂかけやウェハースわれ
の原因となっていた。さらに、写真蝕刻技術の塗布工程
において、オリエ/テーシ冒ン付近の均一な塗布膜をつ
くることを阻害する一因となっていた。
この発明の目的は、前記の欠点がない、半導体装置製造
工程において、欠陥のない半導体素子を作成することが
可能な半導体ウェハースを提供することにある。
この発明のウェハースは、オリエンテーシ、ンフラタト
部分と、外周の円弧の部分が交わるところに丸味をつけ
ることを特徴とするものである。
この発明のウェハースは、従来の形状のウェハースとは
違って、オリエ/テーシ1ンフ2vト部のエッヂが丸ま
っているA、半導体装置を製造するときに使用する。ウ
ェハース収納箱(以下キャリアと呼ぶ)との衝突を和ら
げ、半導体装置との接触を和らげる為エッヂかけやウェ
ハースのワレの発生率を大幅に低減するものである。
次に仁の発明の実施例につき図を用いて説明する。
第1図はこの発明の一実施例を説明するためのウェハー
スの外形図、第2図は従来のウェハースの外形図である
。半導体装置製造方法においては、キャリアにウェハー
スを収納しそれを種々の工程で処理し、半導体素子を形
成していくのが一般的である。そζで第2図の様な従来
のウェハースを使用した場合ウェハースを何回となく、
キャリアから出し入れした際に、ウェハースの周辺とキ
ャリアのみそとが接触して、ウェハースにかな)のカケ
やワレを生ずる事があった。また、装置内へ出し入れす
る際にも同様の事が起つていた。さらにカケの発生箇所
も、ひんばんに使用される。オリエンテーシ■ンフラダ
トの両端付近に集中していた。また写真蝕刻技術の塗布
工場においても。
従来のウェハースでは、オリ二ンテーシ璽/フラットの
一方の端で、塗布膜厚のばらつきを生む原因となってい
た。その為、それらが半導体装置の収率に多くの影響を
与え1歩留低下の一因となっていた。しかし、第1図の
ような本発明実施例によるウェハースによれば、ウェハ
ース外周の円弧からオリエンテーク曹/フラットへは、
丸みをおびて1円滑な形状となっている為に、キャリア
への出し入れの際や、装置へ出し入れする際に起る接触
に対しても、かなシの緩衝効果があり、エッヂかけや、
ウェハースワレに対して多大の効果がある。
またこの実施例によれば、写真蝕刻技術における塗布工
程においても、高速回転時にフォトレジストがふりきら
れる際、オリエンテーシ璽/フラヅトのエツジの影響を
受けなくなる為、第3図に示すように、オリエンテーシ
冒ンフ2ダトの一端の塗布膜厚のばらつきの低減に大き
く寄与し、半導体装置の歩留り向上に大きく貢献する。
上述の実施例においてオリエンテーシ璽/フ2wトと外
周の円弧の交わる部分の丸めの半径は任意であシ、あら
ゆる半径のものに適用出来るのは言うまでもない。
【図面の簡単な説明】
第1WJは本発明による半導体ウェハースの一実施例の
外形図、第2図は従来の半導体フェノ・−スの外形図で
ある。 なお図において、1・・・・・・オリエンテーシ璽ンフ
ラットの角のあるエッヂO形状、2・・・・・・オリエ
/チーVF/フラットの丸みを有するエッヂの形状。 である。 第3図はフォトレジストをウェハースに塗布したときウ
ェハース端のフォトレジスートの塗布膜厚のばらつきを
示す図で、3・・・・・・従来品の膜厚、4・・・・・
・本発明実施例のウェハースに塗布した場合の膜厚であ
る。

Claims (1)

    【特許請求の範囲】
  1. 半導体ウェハースにおいて、製造工程で半導体素子部の
    位置決めなどに使用する外局の弦部分と弧の部分とが交
    わる部分の形状に丸みを有することを特徴とする半導体
    クエ/1−ス。
JP56122263A 1981-08-04 1981-08-04 半導体ウエハ−ス Pending JPS5823430A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56122263A JPS5823430A (ja) 1981-08-04 1981-08-04 半導体ウエハ−ス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56122263A JPS5823430A (ja) 1981-08-04 1981-08-04 半導体ウエハ−ス

Publications (1)

Publication Number Publication Date
JPS5823430A true JPS5823430A (ja) 1983-02-12

Family

ID=14831622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56122263A Pending JPS5823430A (ja) 1981-08-04 1981-08-04 半導体ウエハ−ス

Country Status (1)

Country Link
JP (1) JPS5823430A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923524A (ja) * 1982-07-30 1984-02-07 Hitachi Ltd ウエハおよびその加工方法
US4630093A (en) * 1983-11-24 1986-12-16 Sumitomo Electric Industries, Ltd. Wafer of semiconductors
US5230747A (en) * 1982-07-30 1993-07-27 Hitachi, Ltd. Wafer having chamfered bend portions in the joint regions between the contour of the wafer and the cut-away portion of the wafer
JPH05217830A (ja) * 1992-08-21 1993-08-27 Hitachi Ltd ウエハ
US5279992A (en) * 1982-07-30 1994-01-18 Hitachi, Ltd. Method of producing a wafer having a curved notch
JPH07201692A (ja) * 1995-01-13 1995-08-04 Hitachi Ltd ウェハ
JPH07201693A (ja) * 1995-01-13 1995-08-04 Hitachi Ltd ウェハ
JPH07211603A (ja) * 1995-01-13 1995-08-11 Hitachi Ltd ウェハの加工方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923524A (ja) * 1982-07-30 1984-02-07 Hitachi Ltd ウエハおよびその加工方法
US5230747A (en) * 1982-07-30 1993-07-27 Hitachi, Ltd. Wafer having chamfered bend portions in the joint regions between the contour of the wafer and the cut-away portion of the wafer
US5279992A (en) * 1982-07-30 1994-01-18 Hitachi, Ltd. Method of producing a wafer having a curved notch
USRE40139E1 (en) * 1982-07-30 2008-03-04 Renesas Technology Corp. Wafer having chamfered bend portions in the joint regions between the contour of the cut-away portion of the wafer
US4630093A (en) * 1983-11-24 1986-12-16 Sumitomo Electric Industries, Ltd. Wafer of semiconductors
JPH05217830A (ja) * 1992-08-21 1993-08-27 Hitachi Ltd ウエハ
JPH07201692A (ja) * 1995-01-13 1995-08-04 Hitachi Ltd ウェハ
JPH07201693A (ja) * 1995-01-13 1995-08-04 Hitachi Ltd ウェハ
JPH07211603A (ja) * 1995-01-13 1995-08-11 Hitachi Ltd ウェハの加工方法

Similar Documents

Publication Publication Date Title
JPS6317243Y2 (ja)
US4783225A (en) Wafer and method of working the same
JPS5823430A (ja) 半導体ウエハ−ス
EP0362838A3 (en) A method of fabricating semiconductor devices
US5230747A (en) Wafer having chamfered bend portions in the joint regions between the contour of the wafer and the cut-away portion of the wafer
US5279992A (en) Method of producing a wafer having a curved notch
US3392440A (en) Scribing method for semiconductor wafers
US20020093086A1 (en) Semiconductor wafer backside grinding apparatus and method
JPS5587452A (en) Manufacture of semiconductor device
CN101071782A (zh) 半导体芯片电接点用金属凸块的圆角补偿方法
JPS60240148A (ja) リ−ドフレ−ムの製造方法
JPS6224639A (ja) ウエハチヤツク
JPS5818928A (ja) 半導体装置の製法
JPS6311729Y2 (ja)
JPS60217624A (ja) 半導体ウエ−ハ製造方法
JPS6196730A (ja) 半導体装置の製造方法
JP2558304B2 (ja) 製版用ガラスパターン
JPS6045011A (ja) 半導体ウエ−ハ及びその製造方法
JPH0212807A (ja) 半導体装置
JPH03256314A (ja) 半導体ウエハー
JPS6319321Y2 (ja)
JPH0239420A (ja) 半導体装置の製造方法
JPS6243142A (ja) 半導体装置及びその使用方法
JPS5984245A (ja) フオトマスク
JPS5889841A (ja) 半導体装置の製造方法