JPH0140500B2 - - Google Patents
Info
- Publication number
- JPH0140500B2 JPH0140500B2 JP12265981A JP12265981A JPH0140500B2 JP H0140500 B2 JPH0140500 B2 JP H0140500B2 JP 12265981 A JP12265981 A JP 12265981A JP 12265981 A JP12265981 A JP 12265981A JP H0140500 B2 JPH0140500 B2 JP H0140500B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- fuse
- thickness
- fuse part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
- H10W20/494—Fuses, i.e. interconnections changeable from conductive to non-conductive changeable by the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
本発明は、配線途中にヒユーズ部分を形成して
おき、それを必要に応じて溶断し、正常なもの或
いは完成されたものとする半導体装置の製造方法
に於ける改良に関する。
おき、それを必要に応じて溶断し、正常なもの或
いは完成されたものとする半導体装置の製造方法
に於ける改良に関する。
近年、半導体記憶装置は、頓に大容量化の傾向
に在るが、それにつれて製造歩留りの低下も著し
くなる。
に在るが、それにつれて製造歩留りの低下も著し
くなる。
ところで、この種装置は、その製造後に不良で
あることが判明しても再生することは不可能であ
つて、例え一つのメモリ・セル不良であつてもそ
のチツプは廃棄処分にしなければならない。
あることが判明しても再生することは不可能であ
つて、例え一つのメモリ・セル不良であつてもそ
のチツプは廃棄処分にしなければならない。
しかし、それでは極めて不経済であるから、前
記のような場合に、その不良セルの動作を補償
し、そのチツプとして、正常なメモリ作用をさせ
ることが考えられている。即ち、正規のメモリ・
セル・アレイの他に余分のメモリ・セルを形成し
ておき、不良メモリ・セルを含む或る列を余分に
形成したメモリ・セルの列で代替することが行な
われている。
記のような場合に、その不良セルの動作を補償
し、そのチツプとして、正常なメモリ作用をさせ
ることが考えられている。即ち、正規のメモリ・
セル・アレイの他に余分のメモリ・セルを形成し
ておき、不良メモリ・セルを含む或る列を余分に
形成したメモリ・セルの列で代替することが行な
われている。
また、或る種の装置では、完成された後、配線
の一部を切断するなどして特別な機能を持たせる
ことができるようにして、少量多品種生産のコス
ト高を解消することも行なわれている。
の一部を切断するなどして特別な機能を持たせる
ことができるようにして、少量多品種生産のコス
ト高を解消することも行なわれている。
このようなメモリ・セルの代替、特別な機能付
与は、通常、アルミニウム配線とアルミニウム配
線との間に多結晶シリコン・ヒユーズ部分を設
け、それを電流加熱で溶断することに依つて行な
うものが多い。即ち、これはヒユーズ型のプログ
ラム可能読出し専用メモリ（PROM）に使われ
ている技術をそのまま利用したものである。
与は、通常、アルミニウム配線とアルミニウム配
線との間に多結晶シリコン・ヒユーズ部分を設
け、それを電流加熱で溶断することに依つて行な
うものが多い。即ち、これはヒユーズ型のプログ
ラム可能読出し専用メモリ（PROM）に使われ
ている技術をそのまま利用したものである。
しかしながら、多結晶シリコンはアルミニウム
に比較して抵抗値が大である為、溶断しないヒユ
ーズ部分の影響で例えばスイツチング・スピード
が低下したり発熱量が大になる等の欠点が在る。
に比較して抵抗値が大である為、溶断しないヒユ
ーズ部分の影響で例えばスイツチング・スピード
が低下したり発熱量が大になる等の欠点が在る。
そこで、ヒユーズ部分をアルミニウムにするこ
とも考えられるが、アルミニウムは抵抗値が低い
ので、特定の部分、即ち、ヒユーズ部分を電流加
熱で溶断するのは因難である。
とも考えられるが、アルミニウムは抵抗値が低い
ので、特定の部分、即ち、ヒユーズ部分を電流加
熱で溶断するのは因難である。
この因難を解消する為にはレーザ・ビームで焼
切ることも考えられるが、現在、ヒユーズ部分の
幅としては、高集積化の点から４〔μｍ〕以下に
されている。これに対し、レーザ・ビームは、そ
のスポツトを最も絞つた状態にしても通常は10
〔μｍ〕程度であるから、隣接する部分も溶解す
る可能性がある。そして、例え２〔μｍ〕程度に
絞れたとしても、今後は溶断すべきヒユーズ部分
に狙いをつけることが困難になる。電子ビーム露
光装置の位置決め機構と同様のものを使用すれば
容易であるが、そのような機構は極めて高価であ
る。
切ることも考えられるが、現在、ヒユーズ部分の
幅としては、高集積化の点から４〔μｍ〕以下に
されている。これに対し、レーザ・ビームは、そ
のスポツトを最も絞つた状態にしても通常は10
〔μｍ〕程度であるから、隣接する部分も溶解す
る可能性がある。そして、例え２〔μｍ〕程度に
絞れたとしても、今後は溶断すべきヒユーズ部分
に狙いをつけることが困難になる。電子ビーム露
光装置の位置決め機構と同様のものを使用すれば
容易であるが、そのような機構は極めて高価であ
る。
本発明は、アルミニウム或いは多結晶シリコン
で作られたヒユーズ部分の上の絶縁膜の厚さを適
切に選択し、大径のレーザ・ビームを照射しても
ヒユーズ部分のみを適確に溶断できるようにする
ものであり、以下これを詳細に説明する。
で作られたヒユーズ部分の上の絶縁膜の厚さを適
切に選択し、大径のレーザ・ビームを照射しても
ヒユーズ部分のみを適確に溶断できるようにする
ものであり、以下これを詳細に説明する。
本発明では、溶断したい部分、即ち、ヒユーズ
部分の上の絶縁膜（SiO2、PSGなど）の厚さを
反射防止膜の条件である。
部分の上の絶縁膜（SiO2、PSGなど）の厚さを
反射防止膜の条件である。
λ／４＋ｍ／２λ
に基づいて定める。尚、λは絶縁膜中のレーザ波
長、ｍは１、２、……の正の整数である。ここ
で、絶縁膜をSiO2とし、λ（SiO2）をSiO2中のレ
ーザ波長とする。
長、ｍは１、２、……の正の整数である。ここ
で、絶縁膜をSiO2とし、λ（SiO2）をSiO2中のレ
ーザ波長とする。
例えばYAGレーザでは、
λ（SiO2）／４＝1815〔Å〕
であるが、ｍ＝１として、前記絶縁膜の厚さを
5445〔Å〕とし、他の部分の厚さを、 ｍ／２λ（SiO2） より、例えば7260〔Å〕とする。
5445〔Å〕とし、他の部分の厚さを、 ｍ／２λ（SiO2） より、例えば7260〔Å〕とする。
従つて、図に見られるような半導体装置に於い
て、１をシリコン半導体基板、２を溶断すべきヒ
ユーズ部分、３を溶断しない配線、４を二酸化シ
リコン絶縁膜、L1は絶縁膜４の厚さ、L2はヒユ
ーズ部分２上の絶縁膜４の厚さ、L3は配線３上
の絶縁膜４の厚さとすると、 L1＝14500〔Å〕 L2＝5445〔Å〕 L3＝7260〔Å〕 であり、また、ヒユーズ部分２及び配線３の厚さ
は4000〔Å〕とする。尚、各厚さは±100〔Å〕程
度の誤差は許容される。
て、１をシリコン半導体基板、２を溶断すべきヒ
ユーズ部分、３を溶断しない配線、４を二酸化シ
リコン絶縁膜、L1は絶縁膜４の厚さ、L2はヒユ
ーズ部分２上の絶縁膜４の厚さ、L3は配線３上
の絶縁膜４の厚さとすると、 L1＝14500〔Å〕 L2＝5445〔Å〕 L3＝7260〔Å〕 であり、また、ヒユーズ部分２及び配線３の厚さ
は4000〔Å〕とする。尚、各厚さは±100〔Å〕程
度の誤差は許容される。
この状態でYAGレーザを照射すると、レー
ザ・ビーム径が大径であつても、ヒユーズ部分２
及び配線３がアルミニウムの場合、ヒユーズ部分
２のエネルギ吸収率は10〔％〕、配線３及びその他
の部分は５〔％〕となつて、その比は倍になるの
でヒユーズ部分２のみ確実に溶断する。若し、ヒ
ユーズ部分２及び配線３が多結晶シリコンである
とすると、ヒユーズ部分２は95〔％〕、その他の部
分は70〔％〕を吸収するものである。
ザ・ビーム径が大径であつても、ヒユーズ部分２
及び配線３がアルミニウムの場合、ヒユーズ部分
２のエネルギ吸収率は10〔％〕、配線３及びその他
の部分は５〔％〕となつて、その比は倍になるの
でヒユーズ部分２のみ確実に溶断する。若し、ヒ
ユーズ部分２及び配線３が多結晶シリコンである
とすると、ヒユーズ部分２は95〔％〕、その他の部
分は70〔％〕を吸収するものである。
このようなエネルギ吸収率の差は、勿論、絶縁
膜３の厚さの差に基因する光の干渉効果に依るも
のである。
膜３の厚さの差に基因する光の干渉効果に依るも
のである。
以上の説明で判るように、本発明に依れば、半
導体装置に於ける配線途中に挿入されたヒユーズ
部分を覆う絶縁膜の厚さを反射防止膜の条件であ
る λ／４＋ｍ／２λ λ：絶縁物中のレーザ波長 ｍ：正の整数 に基づいて定め、レーザ光の干渉効果を利用して
ヒユーズ部分のエネルギ吸収を他の部分より大と
なし、例え他の部分にもレーザ光が照射されたと
してもヒユーズ部分のみを選択的に溶断すること
ができ、冗長性あるメモリを有する半導体記憶装
置に於ける不良メモリ・セルと正常メモリ・セル
の代替、半導体装置に対する機能の付与などに適
用して有効である。また、本方法は、ヒユーズ
ROMに対して適用できることももちろんであ
る。
導体装置に於ける配線途中に挿入されたヒユーズ
部分を覆う絶縁膜の厚さを反射防止膜の条件であ
る λ／４＋ｍ／２λ λ：絶縁物中のレーザ波長 ｍ：正の整数 に基づいて定め、レーザ光の干渉効果を利用して
ヒユーズ部分のエネルギ吸収を他の部分より大と
なし、例え他の部分にもレーザ光が照射されたと
してもヒユーズ部分のみを選択的に溶断すること
ができ、冗長性あるメモリを有する半導体記憶装
置に於ける不良メモリ・セルと正常メモリ・セル
の代替、半導体装置に対する機能の付与などに適
用して有効である。また、本方法は、ヒユーズ
ROMに対して適用できることももちろんであ
る。
図は本発明実施例を説明する為の半導体装置の
要部断面説明図である。 図に於いて、１は基板、２はヒユーズ部分、３
は配線、４は絶縁膜である。
要部断面説明図である。 図に於いて、１は基板、２はヒユーズ部分、３
は配線、４は絶縁膜である。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上の絶縁膜上に配線及びその配線
途中のヒユーズ部分を設け、該配線及びヒユーズ
部分を覆う絶縁膜を設けて、該ヒユーズ部分上の
該絶縁膜厚をヒユーズ溶断用レーザ光の該絶縁膜
中での波長λに対し、λ／４＋ｍ／２λ（但し、ｍは正 の整数）とし、他の配線部分上では前記絶縁膜厚
をｍ／２λとして、レーザ光照射によりヒユーズ部 分のみ溶断し得るようにしたことを特徴とする半
導体装置。 ２ 半導体基板の絶縁膜上に配線及びその配線途
中のヒユーズ部分を形成し、該ヒユーズ部分上の
み反射防止膜の条件である λ／４＋ｍ／２λ λ：絶縁膜中のレーザ光波長 ｍ：正の整数 を満足する厚さとなした絶縁膜を形成し、該絶縁
膜上からレーザ光を照射して所要のヒユーズ部分
を溶断する工程が含まれることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122659A JPS5823475A (ja) | 1981-08-05 | 1981-08-05 | 半導体装置及び製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122659A JPS5823475A (ja) | 1981-08-05 | 1981-08-05 | 半導体装置及び製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5823475A JPS5823475A (ja) | 1983-02-12 |
| JPH0140500B2 true JPH0140500B2 (ja) | 1989-08-29 |
Family
ID=14841447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56122659A Granted JPS5823475A (ja) | 1981-08-05 | 1981-08-05 | 半導体装置及び製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5823475A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58115687A (ja) * | 1981-12-28 | 1983-07-09 | Fujitsu Ltd | 読出し専用メモリ−の書込み方法 |
| US4853758A (en) * | 1987-08-12 | 1989-08-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Laser-blown links |
| US5070392A (en) * | 1988-03-18 | 1991-12-03 | Digital Equipment Corporation | Integrated circuit having laser-alterable metallization layer |
| US5521116A (en) * | 1995-04-24 | 1996-05-28 | Texas Instruments Incorporated | Sidewall formation process for a top lead fuse |
| US6372522B1 (en) * | 1999-10-05 | 2002-04-16 | Vlsi Technology, Inc. | Use of optimized film stacks for increasing absorption for laser repair of fuse links |
| US6306746B1 (en) * | 1999-12-30 | 2001-10-23 | Koninklijke Philips Electronics | Backend process for fuse link opening |
-
1981
- 1981-08-05 JP JP56122659A patent/JPS5823475A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5823475A (ja) | 1983-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617723A (en) | Method and device for creating an activatable conducting link in a semiconductor device | |
| US4503315A (en) | Semiconductor device with fuse | |
| EP0090565A2 (en) | Process for selectively cutting an electrical conductive layer by irradiation with an energy beam | |
| US4774561A (en) | Semiconductor device | |
| US6259146B1 (en) | Self-aligned fuse structure and method with heat sink | |
| JPH0121624B2 (ja) | ||
| US20040178425A1 (en) | Semiconductor device having fuse | |
| JP2000208635A (ja) | 半導体装置 | |
| JPS5823475A (ja) | 半導体装置及び製造方法 | |
| JPS58170A (ja) | 半導体装置 | |
| US6413848B1 (en) | Self-aligned fuse structure and method with dual-thickness dielectric | |
| US6061264A (en) | Self-aligned fuse structure and method with anti-reflective coating | |
| US20020171119A1 (en) | Semiconductor device with copper fuse section | |
| US7208781B2 (en) | Semiconductor device having fuses | |
| TWI239597B (en) | Semiconductor device | |
| JPS59124145A (ja) | 半導体装置 | |
| JPS5948543B2 (ja) | 半導体装置 | |
| JPS6076140A (ja) | 半導体装置 | |
| JPS5867042A (ja) | 半導体装置の製造方法 | |
| JP3171977B2 (ja) | 半導体装置 | |
| JPS6412097B2 (ja) | ||
| JPS599958A (ja) | 半導体装置 | |
| JP2002134616A (ja) | ヒューズの切断方法及びヒューズ切断装置 | |
| JPS58165347A (ja) | 半導体装置の製造方法 | |
| JPH0516183B2 (ja) |