JPS582385B2 - デンイサオウドウカイロ - Google Patents

Description

【発明の詳細な説明】 この発明は、２つの信号間の電位差に応動ずる電位差応
動回路に関するもので、特にバイポーラトランジスタを
使用した高入力インピーダンスの電位差応動回路を提案
するものである。

図はこの発明回路の一実施例を示す。

図中Ｑ１，Ｑ２は差動増幅器を構成するＮＰＮ形の第１
，第２トランジスタであり、各エミツタは共通の抵抗ま
たは定電流源Ｉ０に接続されており，これら各トランジ
スタＱｔ，Ｑ２のベースに接続れた端子１１．１２に第
１，第２の電位Ｖｉｎ１，Ｖｉｎ２（電位差ΔＶｉｎ）
が与えられる。

Ｑｓ，Ｑ４は差動増幅器を構成するＮＰＮ形の第３，第
４のトランジスタで、各エミツタにともに第１トランジ
スタＱ１のコレクタに接続されている。

Ｑ５，Ｑ６は差動増幅器を構成するＮＰＮ形の第５，第
６のトランジスタで、各エミツタはともに第２トランジ
スタＱ２のコレクタに接続されている。

第３，第６トランジスタＱ３．Ｑ６のベースはともに端
子２１に接続され、第４，第５トランジスタＱ４，Ｑ５
はともに端子２２に接続され、これら端子２１．２２間
に基準電位差ΔＶが与えられる。

１０１は電流比転回路であり、ＰＮＰ形のトランジスタ
Ｑ７〜Ｑ１０を有している。

１０２は出力回路であり、ＮＰＮ形トランジスタＱ１１
と抵抗Ｒを有している。

トランジスタＱ７，Ｑｏの各エミツタは電位源＋Ｖｃｃ
に接続され、それらの各ベースはともにトランジスタＱ
８のエミツタに接続されており、このトランジスタＱ８
のベースはトランジスタＱ７のコレクタとともにトラン
ジスタＱ３のコレクタに接続されている。

トランジスタＱ９のコレクタはトランジスタＱ１０のベ
ースとともにトランジスタＱ５のコレクタに接続されて
いる。

トランジスタＱ７〜Ｑ９はカレントミラー回路を構成し
ている。

トランジスタＱ１０のエミツタは電位源＋Ｖｃｃに接続
され、そのコレクタはトランジスタＱ１１のベースに接
続されている。

トランジスタＱ４−Ｑ６の各コレクタは直接電位源＋Ｖ
ｃｃに接続されている。

第２図はトランジスタＱ１，Ｑ２による差動幅器の伝達
特性を示し、曲線Ｃ１はＩ１／Ｉ０またはＩ２／ＩＯを
、曲線Ｃ２はＩ２／ＩＯまたはＩ１／Ｉ０を示している
。

さて、トランジスタＱ１，Ｑ２のコレクタ電流の入力電
圧依存性は次式で示される。

ここにΔＶｉｎ＝Ｑ１のベース電位−Ｑ２のベース電位
ＶＴ＝ｋＴ／ｇ（ｇ：電子の電荷，ｋ：ボルツマン定数
，Ｔ：絶対温度） 同様にしてトランジスタＱ３，Ｑ４，Ｑ５，Ｑ６のコレ
クタ電流は次式で示される。

ここにΔＶ＝Ｑ４ベース電位−Ｑ３のベース電位トラン
ジスタＱ７，Ｑ８，Ｑ９はカレントミラー回路を構成し
ておりＩ３＞Ｉ５の場合には、トランジスタＱＩＯのベ
ース電流は流れず、トランジスタＱ１１は遮断状態にあ
る為、出力はＨレベルにある。

又Ｉ３＜Ｉ５の場合には、トランジスタＱ１０のベース
電流が流れ、Ｑ１１は飽和状態となり、出力はＬレベル
となる。

出力がＨレベルからＬレベルに．遷移する状態において
はＩ３＝Ｉ５である為、式（１），（２），（４），（
６）よりα１β２＝α２β１が成立する。

この式が成立する為の条件はα１＝α２，β１＝β２で
ありΔＶｉｎ＝ΔＶが成立する。

ΔＶは予め決定されている基準電位差であり、入力電位
差ΔＶｉｎがこの値になった時、出力はＨレベルからＬ
レベルへ又はＬレベルからＨレベルに遷移する。

以上のような本実施例によれば、トランジスタＱ３〜Ｑ
６を設けているので、基準電位差△Ｖを適宜に選択する
ことにより、第３図で示すように、入力電位差△Ｖｉｎ
に対する本回路の出力の反転レベルを自由に設定するこ
とができる。

即ち、第３図の実線あるいは破線で示す出力波形のよう
に、入力電位差△Ｖｉｎが、ある基準電位差△ｖｏより
電位差△Ｖ１あるいは電位差△Ｖ２だけ大きい電位差（
△Ｖｏ＋△Ｖｔ）あるいは（△Ｖｏ＋△Ｖ２）になつた
時に、本回路の出力が反転するように基準電位差を設定
したり、また同図一点鎖線で示すように入力電位差△Ｖ
ｉｎが、ある基準電位差△Ｖｏより電位差△ｖ３だけ小
さい電位差（△ｖｏ−△ＶＳ）になった時に、上記出力
が反転するように基準電位差を設定することもできる。

以上に述べてきた様に本発明によれば、入力がトランジ
スタのベースに接続される為、高入力インピーダンスで
電位差を検出する事が出来、さらに基準電位差は予め設
定されたバイアス電圧であり、温度依存性がない正確な
値に設定出来る為、正確な電位差を検出出来る。

【図面の簡単な説明】

第１図はこの発明回路の一実施例を示す図である。 第２図はこの発明回路を説明するために用いた差動増幅
回路の伝達特性を示す線図である。 第３図はこの発明回路を説明するための入力電位差に対
する出力波形図である。 図中Ｑ１は第１トランジスタ、Ｑ２は第２トランジスタ
、Ｑｓは第３トランジスタ、Ｑ４は第４トランジスタ、
Ｑ５は第５トランジスタ、Ｑｅは第６トランジスタ、１
０１は電流比較回路、１０２は出力回路である。

Claims (1)

【特許請求の範囲】
1. １各エミツタが供に定電流源に接続され夫々のベースに
   入力電位が与えられる第１，第２のトランジスタ、各エ
   ミツタが共に上記第１のトランジスタのコレクタに接続
   された第３，第４のトランジスタ、各エミツタが共に上
   記第２のトランジスタのコレクタに接続された第５，第
   ６のトランジスタ、上記第３，第４のトランジスタの各
   ベース間及び上記第５，第６のトランジスタの各ベース
   間に夫々基準電位差を与える回路、上記第３のトランジ
   スタのコレクタ電流と上記第５のトランジスタのコレク
   タ電流を比較検出し、出力回路を作動させる電流比較回
   路を備えた電位差応動回路。