JPS5824196A - 電子楽器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は発音すべき音に対応する牟−コードをｌｌｉ
足数の発音チャンネルに割当てて記憶させる処理を実行
するチャンネルプロセッサを具えた電子楽器に関する。

デジタル感理式の電子楽器において複数の音を同時に発
音し得るように構成するには、同時最大発音数を特定数
に限定してこの特定数の発音チャンネルを設け、押鍵に
よりて指定された音の発音を適宜のチャンネルに割当て
る処理を実行する必ｌ！がある。この種の処理を実行す
る電子楽器は従来からいくつかの提案がなされているが
その１例を示すと特願８４ｇ−４１９６４号（特開昭４
９−１３０２１３号公報）、発明の名称「電子楽器」の
男細書に記載されたものがある。この電子楽器は発音す
べき音に対応するキーコード（入力キーコード）を各発
音チャンネルが１巡する期間（１２βＳ）持続して発生
するように構成されておシ、この期間内に入力キーコー
ドとキーコード記憶装置（キー７）’Ｖｘｙ−ド記憶装
置）の各発音チャンネルに既に記憶されているキーコー
ドとの比較を行い、この比較が終った時点で、上記入カ
ギーコードを遍艶回路でＷｒ定時間（各発音チャンネル
が１巡する時間）遅延してキーコード記憶装置に加える
ようにして、上記比較の結果に４にとづきこの加えたキ
ーコードを実際に割当てるか否かの制御を行い入力キー
コーどの割当て制御を行うように構成されている。すな
わち入力キーコードは各発音チャンネルが１巡する時間
しか発生されていないのて入力中−コードとＲＫｄＰ−
コード記憶装置に記憶されているキーコードとの比較が
一通）終っ九時点で、この入力中−コード０１１１当て
を行シうとすると入力キーコードは別の内容に変化して
しまりているのでそのｔｔでは割当て制御はできない。

そこで入力中−コードを各発音チャンネルが１巡する時
間遅延する遅［回路を設け、この遅延回路の出力を用い
て割当て制御を行うようにしている。

しかしこのように遅［回路を用いた従来の装置は構成が
非常に被雑となるという欠点があった。

ｔえ各発音チャンネルに何らかのキーコードが既に記憶
されてシシ、割当て可能な空白チャンネルがない場合社
減衰の最も進んでいる音が割当てられている発音チャン
ネルをトランク−トチヤンネルとして検出し、このトラ
ンケートチャンネルに入力キーコードの割当てを行うト
ランフート回路も周知であるがこのようなトランケート
回路を上記特願昭４８−４１９６４号−町載の装置に適
用した場合鉱各割当て時間毎にトランケートチャンネル
を検出することかで１ないので正確なトランケート制御
ができないという欠点が生じた。すなわちトランケート
チャ／ネルの検出時には同時に１サイクル（各発音チャ
ンネルが１巡する期間）前に検出した発音チャンネルへ
の割当て制御が行われておシこのトランク−トチヤンネ
ル検出と同時に割当て制御が行われている発音チャンネ
ルはトランク−トチヤンネルの検出に際して全く考慮す
ることができないことになるのでこの割当てが行われて
いる発音チャンネルをトランク−トチヤンネルとして検
出してしまうという不都合が生じることがある。

この発明は上述した点に鑑みてなされたもので簡単な構
成によりキーコードの割当て制御ができるようにすると
ともに正確なトランケート制御が可能な電子楽器を提供
することを目的とする。

この目的を達成する九め、この発明では複数の発音チャ
ンネルに対応して複数の記憶位置を有し、各記憶位置に
夫々キーコードを記憶しうるキーコード記憶手段と、 前記キーコード記憶手段の各記憶位置の内容を各発音チ
ャンネルのチャンネルタイミングに同期して循環出力さ
せる手段と、前記キーコード記憶手段から出力されるキ
ーコードにもとづき各発音チャンネル毎に楽音を発生す
る楽音発生手段と所定の鍵を表わすキーコードを各チャ
ンネルタイミングが少くとも２循環する期間持続して発
生する中−コード記憶手段と、前記中−コード発生手段
から発生され九キーコードと前記キーコード記憶手段に
すでに記憶されているキーコードとを比較し、前記キー
コード発生手段から発生され九キーコードが前記キーコ
ード記憶手段にすでに記憶されているキーコードと一致
するか否かを検出する比較手段と、前記比較手段の出力
を一時記憶する比較結果一時記憶手段と、前記キーコー
ド発生手段のキーコード発生期間を少なくとも２分割し
、先行する第１０期間および後行する第２の期間を識別
するタイミング信号を前記キーコード発生手段のキーコ
ード発生に同期して繰夕返し出力するタイミング信号発
生手段と、前記タイミング信号発生手段から出力される
タイミング信号にしたがって、前記第１の期間の間合チ
ャンネルの楽音の減衰の進み具合を比較して次にキーコ
ードを割当てるべき発音チャンネルを検出し、前記第２
の期間の間該検出した発音チャンネルのチャンネルタイ
ミングに同期して割当てチャンネル指定信号を発生する
割当チャンネル推定信号発生手段と、前記比較結果一時
記憶手段の出力が前記キーコード発生手段から発生され
るキーコードを未だ記憶していないことを示すとき前記
割当チャンネル指定信号発生手段から発生されるチャン
ネル指定信号のチャンネルタイミングに同期して前記キ
ーコード発生手段から発生されているキーコードを前記
キーコード記憶手段に記憶させるキーコード記憶制御手
段とを具えて構成される。

また複数の発音チャンネルに対応して複数の記憶位置を
有し、各記憶位置に夫々キーコードを記憶しうるキーコ
ード記憶手段と、前記キーコード記憶手段の各記憶位置
の内容を各発音チャンネルのチャンネルタイミングに同
期して循Ｉｌｌ出力させる手段と、前記中−コード記憶
手段から出力される中−コードにもとづき各発音チャン
ネル毎に楽音を発生する楽音発生手段と、所定の鍵を表
わすキーコードを各チャンネルタイミングが少くとも２
循環する期間持続して発生するキーコード発生手段と、
前記キーコード発生手段から発生されたキーコードと前
記キーコード記憶手段にすでに記憶されているキーコー
ドとを比較し、前記キーコード発生手段から発生された
キーコードが前記キーコード記憶手段にすでに記憶され
ているキーコードと一致するか否かを検出する比較手段
と、前記比較手段の出力を一時記憶する比較結果一時記
憶す段と、前記キーコード発生手段の中−コード発生期
間を少なくとも２分割し、先行する第１の期間および後
行する第２の期間を識別するタイミング信号を前記キー
コード発生手段の午−コード発生に同期して繰シ返し出
力するタイミング信号発生手段と、前記印−コード記憶
手段においてキーコードを記憶していない空白チャンネ
ルを検出する空白チャンネル検出手段と、前記比較結果
一時記憶手段の出力が前記中−コード発生手段から発生
されるキーコードを未だ記憶していないことを示すとき
前記タイミング信号発生手段からのタイミング信号にし
たがって前記第２の期間において前記空白チャンネル検
出手段で検出した空白チャンネルのうちの１つのチャン
ネルのチャンネルタイミングに同期して前記キーコード
発生手段から発生されたキーコードを記憶させるキーコ
ード記憶制御手段とを具えて構成される。

以下この発明を添付図面の実施例に関して詳細に説明し
よう。

第１図はこの発明に係る電子楽器の畳部の一実施例を示
す暗示ブロック図で、入力キーコードＫＣは複数ビット
のコード信号であシ、その内容は押−圧された鍵名を表
わしている。入カキーコードＫＣ＃′ｉ、ｔンプルホー
ルド回路１にてクロックパルスφ１のタイミングでサン
プリングされ保持される。この保持時間、っまシクロツ
クパルスφ扉の周期は、このチャ７ネ“プ′″ゞ・す１
０で１つの割当て処理　　　　　　１が実行される動作
時間に対応している。またキーコードＫＣもこの動作時
間に対応して入力されるようになっておシ、次にクロッ
クパルス−１が発生するときは別のキーコードＫＣがサ
ンプルホールド回路１０入力側に加えられている。キー
コードＫＣＦｉ鍵盤Ｏ合鍵に対応して配されたキースイ
ッチのオン・オフ動作を検出し、その結果得られるもの
である。

キーコードＩｅ憶１ｍ路２Ｆｉチャンネル数に対応する
特定数の記憶回路を具えておシ、入力側にゲートを含ん
でいる。循環シフトレジスタで構成すると好都合でＴｏ
夛、チリンネル数がｎ、キーコードＫＣのビット数がｍ
であるとすると、ｆｉｌｌ（１語＝ｍビット）のシフト
レジスタが用いられ、記憶さ、れた（既に割当てされた
）キーコードＫＣ＊が入力側に帰還される。記憶回路２
から主クロックパ化スφ１に従つて時分割的に出力され
る各チャンネルの記憶キーコードｘ、Ｃ＊は楽音波形発
生のために利用される。

キーコード比較回路３は入力キーコードＫＣと記憶キー
コードＫＣ＊の内容を比較し、一致または不一致に応じ
て比較結果を出力する。この比較によシ、前記条件俤）
が満足されるか否かが確認さ−れる。比較結果は比較結
果記憶回路４に記憶され、１つの割当て処理に要する動
作時間の閏だけ保持される。この記憶比較結果はセット
、リセット信号発生回路５に加えられる。

セット、リセット信号発生回路５は、前記条件（４）、
ω）がともに満足され九ことをＩＩＩ！してセット信号
Ｓ及びリセット信号Ｃを発生する。このセット信号Ｓ、
リセット信号Ｃはキーコード記憶回路２のゲートに加わ
シ、ゲートを制御して帰還入力側をリセットし新たな入
力キーコードＫＣｌ−記憶させる。つま構成るチャンネ
ルにキーコードＫＣｔ割当てる。前記条件（４）は、記
憶キーコードＫＣ”の有無を検出することによって空白
チャンネルを知ることができるので、記憶回路２がら空
白チャンネル有無データ（ＢＵＳＹ）を得る。

キーコード検出回路６は、ペダル鍵盤の音とマ二島アル
鍵盤（上鍵盤、下鍵盤）の音は夫々予じめ定め九チャン
ネルに割当てるようにするため、入力中−コードＫＣが
どの鍵盤のものかを検出する回路である。また、同回路
６からはキーオフ検査信号Ｘが定期的に発生される。例
えば、キーコードＫＣの入力ラインに定期的に、スター
トコニＦＳＣを介入させ、このスタートコード８ｃを検
出回路６で検出してキーオフ検査信号Ｘを発生するとよ
い。このスタートコードｓｅはキー：ｒ−ドと明確に区
別されるコード（信号ｏ、１の組合せ）である。

キーオン１時記憶回路７もまた各チャンネルに対応する
記憶回路（記憶位置）を有しておシ、成るチャンネルに
キーコードＫＣを割当てる九めに前記セット信号Ｓが発
生されたとき、当該チャンネルに信号１を記憶する。こ
の記憶は前記キーオフ検査信号Ｘによって強制的にリセ
ットされるが、その後再び同じキーコードＫＣが入力さ
れると争−コード比較回路３から一致検出信号が出力さ
れるので、この一致検出信号によって当該チャンネルに
再び信号工を記憶させる。

キーオフ記憶回路８もまた各チャンネルに対応する記憶
回路←記憶位置）を有しており、キーオフ検査信号Ｘが
発生され九とき前記キーオン１時記憶回路７に信号１が
記憶されていないチャンネルを検出し、そのチャンネル
に割当てられたキーコードＫＣは既に入力されていない
、すなわち該キーコードに係る鍵は既に離鍵されている
と判断して、当該チャンネルの記憶回路（記憶位置）に
離鍵を表わすキーオフ信号りを記憶させる。

トランケート回路９はキーコード記憶回路２ですべての
チャンネルにキーコードＫＣ”が割当てられているとき
、既に離鍵されている音で最も減衰が進んでいる音が割
当てられたチャンネルを検出し、そのチャンネルを指定
するトランケートチャンネル指定信号ＭＴＣＨｔ発生す
名。減衰の程度はエンベロープ発生回路（図示せず）か
らの信号によって知ることができる。どのトランケート
チャンネル指定信号ＭＴＣＨはセット、リセット信号発
生回路５に加えられ、前記条件伸）がともに満足された
とき（キーコニドｘＣが未だ記憶されていない）、セッ
ト信号８、リセット信号Ｃを発生し、当該チャンネルの
記憶キーコードＫＣ”をリセットして入カギーコードＫ
Ｃを新たに記憶させる。

各回路１〜９の詳ｌｌＡな動作を説明する前に、本願の
添付図面における一理回路素子の表示図法に関して説明
し、次いで、チャンネルプロセッサ１０における割当て
動作を制御する各種バルメについて説明する。

第２図（暑ンはインバータ、同図（ｂ）、＜Ｃ＞はアン
ド回路、同図（ｄ）、（ｅ）はオア回路、同図（ｆ）は
排他オア回路、同図（２）は遅延フリップフロップを表
わす。アンド回路あるいはオア回路において入力数が少
ない場合は同図（ｂ）、（ｄ）に示すような通常の表示
図法を採用し、入力数が多い場合は同図（Ｃ）、（ｅ）
の図法を採用する。同図（Ｃ八＜ｅ＞においては、回路
の入力側に１本の入力線を描き、複への信号ｌｉａをこ
の入力線に交叉させ、同回路に入力されるべき信号の信
号線゛と入力線との交叉点を丸印で囲むようにしている
。従りて、同図（Ｃ）の例の場合、論理式は、Ｑ＝Ａ−
Ｂ−Ｄであや、同図（ｅ）の例の場合、論理式祉　Ｑ＝
ム十Ｂ＋Ｃである。

第３図（ａ）は主クロツクパルスφ１で′Ｉりシ、パル
ス間隔は例えば１μｓである。このパルス＋１１８隔含
チャンネル時間ということにする。同時最大発音数をｎ
音とすると全チャンネル数は１２であり、主クロツクパ
ルスφ１によりて順次区切られる１μｓ幅のタイムスロ
ットは第１チヤンネル〜第しチャンネルに順次対応する
。これは、この実施例のチャンネルプロセッサ１０にお
いては、複数の楽音を同時に発音可能とするために各種
の記憶回路や論理回路を時分割的に共用せしめるように
ダイナミック論理的に構成しであるためである。第３図
中）に示すように、各タイムスロットを願にｍｌチャン
ネル時間〜第Ｌチャンネル時間ということにする。各チ
ャンネル時間は循環して発生する。

このチャンネルプロセッサｌＯの′１回の割当て処理動
作時間に相当するパルス間隔（２４Ｊ！８）を有するク
ロックパルスφｍｋｉ第３図（Ｃ）に示すように各チャ
ンネル時間が２循環する毎に第１チャンネル時間のとき
発生される。りｐツクパルスφ、よシもπだけ位相がず
れて発生されるクロックパルスφム′（ＪＩｇ３図（ｄ
））は入力中−コードＫＣを送入するために使用される
ものである。入力されるキーコードＫＣの内容はクロッ
クパルスφムによって２４声＄毎に変化するが、パルス
φムの発生間隔（２４１１ｓ）の閏呼−コードＫＣの内
容は保持されている。従って、パルスφムの発生時点で
変化したキーコードＫＣは、Ｌ２ｓｓの時間の経過によ
シ安定化した時点で、すなわちパルスφ塾の発生時点テ
該キーコードＫＣｔｔンプリングして、確実な内容のキ
ーコードＫＣｌ−保持させるためにパルスφム、φ富の
使い分けがなされている。従って、クロックパルスφム
はキーコードＫＣを発生させる良めの回路（押鍵検出回
路あるいはキーコーダなどであり、図示していない）で
使用される。

さて、クロックパルスφ３のパルス間隔が１回の割当て
処理動作時間Ｔｐであるが、この動作時間Ｔ、は各チャ
ンネル時間の前半の１循環期関Ｔｐｓと後半の１循環期
関Ｔｐｓに分けられる。前半期間丁ｐｔｌｄ第３図（ｅ
）のようにパルス７１４〜冨によって指示され、後半期
関丁戸は同図（ｆ）のパルス丁！１〜鵞４によって指示
される。前半期間Ｔｐ１においては、キーコード比較回
路３における比較やトランケート回路９における最減衰
チャンネルの検出など、割当ての準備動作が実行される
。後半期間Ｔｐ２においては、キーコード記憶回路２に
キーコードＫＣｔ−記憶させるなど、割当てに応じた記
憶動作が実行される。

この実施例では第１チヤンネルをペダル鍵盤の発音に割
当て、第２〜第１２チヤンネルをマニエアル鍵盤の発音
に割当てるようにしている。従って第１チャンネル時間
はペダル鍵盤に関する割当て動作を実行し、第２〜第ｎ
チヤンネル時間では！二エアル鍵盤に関する割当て動作
を実行する。そこて！ニュアル鍵盤割当て動作用の前半
期間に対応してパルスＹ、〜Ｕが発生され、！ニエアル
用の後半期間に対応してパルス７１４〜冨４が発生され
る（第３図（２））、（ト）））。尚、ペダル鍵盤割当
て動作のため、の後半期間用のパルスｙｔｓが発生され
るが（第３図（ｉ））、これはクロックパルスφムト実
ｉ質的に同一である。第３図０）のパルスｙｅ４は、割
当て処理動作時間ｉｐの終わ夛、すなわち後半期間Ｔｐ
、の第１２チヤンネル時聞のときに発生されるものであ
る。

第３図に示す各種パルスは第４図に示すような同期信号
発生回路から発生される。同期信号発生回路は冴ビット
の直列シフト並列出力型のシフトレジスタ８Ｒ１を具え
ている。シフトレジスタＳＲ１は単一のビットに信号１
ｔ−保有し、この信号ｌｔ主クロックφ１に従って順次
シフトするように１ビツト目から田ビットＦ！までの出
力がすべてオア回路ＯＲＬに導かれ、インバータＩ　Ｎ
Ｖｔ−介して入力されるようになっている。２ビツト目
からＬビット目までの出力はパルス７ｇ　＝　１ｓｔ−
形成し、１３ビツト目から冴ビット目までの出力はパル
ス７１４〜冨４を形成する。１４ビット目力為ら冴ビッ
ト目までの出力はパルス７１４〜冨４　を形成し、冴ビ
ット目の出力はパルス７Ｎとなる。また、１ビツト１の
出力はクロックパルスφ藤と１にシ、Ｂビット目の出力
はクロックパルスφム及びパルスＹ凰３となる。

入力されるキーコードＫＣと鍵名との対応関係は第１表
のようになっている。

すなわち、今一コードＫＣは、鍵盤種類を表わすコード
ｘ、　、　Ｋ、　、その鍵盤におけるオクターブ音域を
表わすコードＢｊ　ｐ　”１　ｅ　Ｂ１、及び音名を表
わすコードＮ４　、）Ｎ３　、Ｎ、　、Ｎ、、０組合せ
によって構成され、それらの組合せによって１つの鍵が
特定される。鍵盤は上鍵盤ＵＫ、下鍵盤ＬＫ（以上ｉエ
エアル鍵盤）、反びペダル鍵盤ＰＫ０３１１類が使用さ
れる。各鍵盤のオクターブ音域は第０オクターブから第
５オクターブまで０６オクターブの範囲である。しかし
、通常、ペダル鍵盤ＰＫの音域は２〜３オクタ一ブ程度
の範囲が使用される。また１オクターブ音域にはＣ，Ｂ
、ム参・・・Ｃ＃の校音階讐名に夫々対応する稔個の鍵
が含まれる。従ってキーコードＥＣは、そのコードが表
わす鍵がどの鍵盤の（Ｋｓ＊区ｌ）、どのオクターブ音
域の（”ｌ　ｙ１鵞ｖ　Ｂ１　）、どの音名（Ｎ４゜Ｎ
ｓ　、Ｎｓ　、Ｎ１）であるか管明らかにすることによ
シ単一の鍵を特定する。

キーコードＩＣを発生させる九めの回路は特に図示して
いないが、要するに、このチャンネルプロセッサｌＯで
割当てられた後各チャンネルで適宜利用されるべき卑−
コードを任倉〆発生する回路である。例えば、鍵盤上の
多数の鍵の抑圧を検出し、この押圧鍵を表わすキーコー
ドを順次発生する。キーコードＫＣの内容によって押圧
鍵は予じめ識別されるから、発生順位（チャンネルプロ
セッサ１０に対する入力順序）はランダムでよい、また
、全鍵数が多数であってもこれに比べてはるかに少数で
ある押圧鍵の各キーコードが前記クロックφムに同期し
て順次連続的に入力される。従って、全鍵盤内における
押圧鍵のキー；−ドＫｅが一通ｐチャンネルプロセッサ
ｌＯに送入される時間は短時間である。全押圧鍵のキー
コードｘＣが−通り送入された後は再び押圧鍵が検出し
直され、引きｌｌ！き全押圧鍵のキーコードＥＣが一通
シ送入される。このとき、前に送入されたキーコードＫ
Ｃに係る鍵が離鍵された場合はそのキーコードＫＣは送
入され逢い。こうして、押圧鍵のキーコードＫＣはチャ
ンネルプロセッサ１０に繰返し入力されるが、入力順序
は時間的に全くランダムであるため離鍵によって入力さ
れなくなりたキーコードはとかであるかを判別するため
には特別の配慮が必要である。すなわち、前述のように
定期的にキーオフ検査信号ｘ１／：発生し、この信号Ｘ
ｔ利用する訳である。キーコードＫＣを発生させる九め
の回路から定期的にスタートコード８Ｃを送入し、この
スタートコードＳＣによってキーオフ検査信号Ｘを発生
させる。スタートコードＳＣは例えは第１１１！下段に
示すような内容て、６鍵の中−コードとは明確に区別で
きるようになっておｐ、このスタートコード８Ｃが送入
されるとき午−コードＫＣは送入されない。尚、１つの
キーコードＫＣあるい拡スタートコード８Ｃはり四ツク
パルスφムの１発生間隔（２４声２）の間持続的に送入
される。従って、π位相遅れてクロックパルスφ１が発
生したとき１つのキーコードＫＣあるいはスタートコー
ドＳｅｔ確実にナングルホールド回路ｉｔｃ取り入れる
ことができる。

次に、チャンネルプロセッサ１０の各回路ｏ＋ｖｔｍ動
作に関して説明する。

第５図は第１図に示すチャンネルプロセッサ１０の詳細
回路（トランケート回路９を除く）を示すもので、サン
プルホールド回路１はキーコードＫＣの各ビットＮ１〜
に、に対応する複数のＭＯＳ）ランジスタ１１〜１９及
びコンデンサＩＩＣ〜１９Ｃを具えている。各ＭＯ８）
ランジスタ１１〜１９のゲートにクロックパルスφＢが
加えられると、入力キーコードＩＣＣ（Ｎｔ〜に＊　）
　ｔ；ｊ：サンプリングされ、コンデンサＩＩＣ〜１９
Ｃで保持される。このコンデンサｌＩＣ−１９Ｃで保持
され友キーコードＮ１〜ＸＸがキーコード記憶回路２、
キーコード比較回路３、及びキーコード検出回路６Ｋ、
１回の割当て動作時開Ｔｐの間持続的に加えられる。

基本的な割当て動作とは、前記条件（４）、俤）に従つ
て割当てを実行することで参る。

キーコード記憶回路２は、キーコードの各ビットＮ！〜
に３毎にＬビット（１２段）のシフトレジスタ２１〜２
９を有しており、該シフトレジスタ２１〜四の段数（１
２段）Ｆｉチャンネル数（１２チヤンネル）に対応して
いる。各シフトレジスタ２１〜２９は主クロツクパルス
φ１によりて駆動され順次シフトし、１終段の出力は入
力側に帰還するようになっている。従って、シフトレジ
スタ４〜２９は全体として、Ｐ語（１語＝Ｎ、〜に３の
９ビツト）の循環聾シフトレジスタを構成している。チ
ャンネル数に相当する特定数の記憶回路とは、各レジス
タ２１〜２９の各段に対応する。シフトレジスタ２１〜
２９の各段には、既に各チャンネルに割当てられたキー
コードＫＣ＊（Ｎ！＊〜に３＊）が記憶される。しかし
、未だキーコードが割当てられていないチャンネル（空
白チャン虞ル）に対応する段には、キーコードが記憶さ
れていす、空白である。記憶されたキーコードＫＣ本（
Ｎ１本〜に２＊）がどのチャンネルに割当てられたもの
であるかは、各シフトレジスタ２１〜２９の最終段から
の出力のタイミングによって判別できる。つまシ、記憶
キーコードＫＣ＊（Ｎ１＊〜Ｋｚ本）が出力されたチャ
ンネル時間によって割当チャンネルが識別される。各チ
ャンネルに割当てられＩＦ：、（記憶された）＝ｌＩ’
−コードｘｃ＊（Ｎ１〜Ｋｇ）は第３図Φ）に示す各チ
ャンネル時間毎に順次時分割的に出力され、利用回路（
図示せず）に逐次供給されるとともにシフトレジスタ４
〜２９の入力側に帰還され、かつ、キーコード比較回路
３に加えられる。

キーコード比較回路３に時分割的に加えられる各チャン
ネルの記憶キーコードＫＣ＊（Ｎ、＊〜に／）は、１割
当て動作時間Ｔｐの間に、２回循環して加わる。つまや
、前半期間Ｔｐ１で各チャンネル時間が１循環し、後半
期間Ｔｐ鵞でもう１循環するからである。これに対して
、サンプルホールド回路１から供給される入力キーコー
ドＫＣ（Ｎｌ〜Ｋｘ　）の内容は１動作時間ｉｐの量変
化しない。

従って、入力キーコードＫＣと同じキーコードが既にキ
ーコード記憶回路２に記憶されているか否かの比較検出
動作は、前半期間Ｔｐ１において確実に実行することが
できる。　　　　　　　　　　　　　　　ｉキーコード
比較回路３はキーコードの各ビットＮ１〜に雪に対応す
る９個の排他オア回路３１〜３９を具えておシ、各排他
オア回路３１〜３９の一方入力側には入力キーコードＫ
Ｃの各ビットＮ１〜Ｋ。

が入力され、他方入力側には記憶キーコードＫＣ＊の各
ピッ）Ｎｌ＊〜に！＊が入力される。成るチャンネルに
割当てられたキーコードＮ１　’−に、と入力キーコー
ドＮ！〜に、が一致する場合、当該チャンネル時間にお
いてすべての排他オア回路３１〜３９の出力が信号０と
なる。不一致の場合は、いずれかの排他オア回路３１〜
３９から信号１が出力される。

従って、排他オア回路３１〜３９のすべての出力が入力
され九オア回路３００の出力は、キーコード一致の場合
信号０であシ、不一致の場合信号１である。

オア回路３００の出力を反転したインバータ３０１の出
力である一致検出信号ＥＱは、キ”−フード一致のとき
信号１、不一致のとき信号０となる。入力□キーコード
ＫＣがどのチャンネルに割当てられ九キーコードＫＣ”
と一致したＯかは、信号ＩＱが１となり九チャンネル時
間によって判別される。

なお、オア回路３００にはインバータ３０２の出力も加
えられるが、このインバータ３０２はキーコードＫＣが
入力されないときのみ信号１を出力するようになってい
る。つまシ、鍵盤を表わすビットに、、に、の信号をオ
ア回路３０３に加え、オア回路３０３の出力をインバー
タ３０２に加える。キーコードＫＣがこのチャンネルプ
ロセラ？１０に入力されない場合、信号に、、に、はと
もに０であるためインバータ３０２の出力が信号１とな
る。これは、ビットＮ１〜に、がすべて０である無人力
状態のコードとピッ）Ｎｌ−に、がすべて０である空白
チャンネルのコードとの一致によって、インバータ３０
１から誤まった一致検出信号ＥＱ（＝１）が出力される
ことを防止するためのものである。

一致検出信号ＥＱは比較結果記憶回路４のオア回路４０
１に加えられ、アンド回路４０２を介して遅弧フリップ
７０ツブ４０３に入力される。アンド回路４０２の他の
入力にはリセット用パルスＹり４がインバータ４０４で
反転されて加わるようになってシシ、アンド回路４０２
はパルスＹハの発生時点でのみインヒビットされ、その
他の時ｉオア回路４０１からの信号がそのまｔ７リツプ
フロツプ４０３に加わる。７リツプフロツプ４０３は入
力信号をクロッりφ１によって１ビツトタイム（１チャ
ンネル時間）逼らせて出力し、この出力はオア回路４０
１を介して自己保持される。この自己保持はリセット用
パルスＹ！４によって解除される。成るチャンネルに割
当てられているキーコードＫＣ”と入力キーコードＫＣ
が一致する場合、前半期間Ｔｐｌにおけるそのチャンネ
ル時間に信号ＥＱは１となるから、そのチャンネル時間
以降後半期間丁ｐ意の終了まで７リツプ７０ツブ４０３
に信号１が保持される。すべての記憶キーコード鼠Ｃ＊
と入力キーコードＫＣが一致しない場合、フリップ７０
ツブ４０３の記憶保持内容は信号０である。前半期間テ
ｐ１が懸重した時点で７リツプ７０ツブ４０３の記憶が
未だ信号０である、ということによって、前記条件に）
が満足される。すなわち入力中−コードＫＣは未だどの
チャンネルにも割当てられていないことを表わしている
。フリ、り／７０ツブ４０３の出力は比較結果記憶信号
ＲＩＧとしてセット、リセット信号発生回路５に供給さ
れる。

さツゝ、リセット信号発生回路５において、前記比較結
果記憶信号ＲＩＧはインバータ５１で反転され、ＲＩＧ
となってアンド回路５２　、５３　、５４に入力される
。

まずマニュアル鍵盤（上鍵盤ＵＫ、下鍵盤ＬＫ）のキー
コードの割当てに関して説明すると、キーコード検出回
路６において入力キーコードＫＣがマニュアル鍵盤のも
のであるかどうかを検出する。

上鍵盤ＵＫのキーコードはピッ）Ｋ１が信号０、ビット
Ｘ、が信号１で多る友め、罰とに、をアンド回路６２に
加えてこれを検出する。下鍵盤ＬＫのキーコードはビッ
トに１が信号１、ビットに、が信号０であるため、Ｋ、
と１７をアンド回路Ｂに加えてこれを検出する。！ニエ
アル鍵盤用後半パルスＹ１４〜．鵞４を両アンド回路６
２　、６３に加えることによル、上記検出紘後半期関Ｔ
ｐ２のマニュアル鍵盤用の割当て時間に実行される。ア
ンド回路６２　、６３の出力はオア回路６に加わり、入
力キーコードＫＣがマニュアル鍵盤のものである場合、
パルス７１４〜雪４の時間に同オア回路−から信号１が
出力される。オア回路０の出力はアンド回路５３　、５
４に入力される。アンド回路５４はトランケート動作用
の回路であるので、ここではアンド回路団に関して説明
する。

アンド回路郭は、前記割当ての条件に）、φ）がともに
満足されるとき、信号１を出力する。条件（Ｂ）はイン
バータ５１からの比較結果記憶信号ＲＩＧの反転信号Ｒ
ｆｆｉＧによりて確認できる０条件に）は、インバータ
５からの信号ＢＵＳＹの反転信号ＲＵＢＹによって確認
される。ビジィ信号ｍｖｇｙは、各チャンネルにキーコ
ードが割当てられてレ−）るか否かを表わす信号で、今
一フード記憶回路２のシフトレジスタ４〜２９の各段の
内容を調べることによって得−ることができる。鍵盤Ｓ
類を表わすビットに１．に、のシフトレジスタ列、２９
のいづれか一方に信号１が記憶されていない場合、その
チャンネルにはキーコードが割当てられていないこと（
空白チャンネル）を表わし、いづれか一方に信号１が記
憶されていればそのチャンネルは割当て済みであること
を表わしてい、）。従って、シフトレジスタ列、２９の
出力を夫々オア回路２０１に加えて、オア回路２０１か
らビジィ信号ＢＵＳＹを得る。このオア回路２０１の出
力は各チャンネル毎に時分割的に生じるもので、キーコ
ードが割当てられている（キーコードＫＣ’が記憶され
ている）チャンネルのチャンネル時間には信号１が出力
され、空白チャンネルの時間には信号０が出力される。

従りて、ビジィ信号ＢＵＳＹが＠０″であれば前記条件
に）が満足されることになる。なおオア回路２０１の出
力は、押圧鍵の割当てによって発音中となるべきチャン
ネルを表わすキーオン信号Ａとして、利用回路（図示せ
ず、例えｄエンベ四−プ発生回路）Ｋ供給され、適宜利
用される。

こうして、マニュアル鍵盤で新九に鍵が押圧されてその
キーコードＫＣがｌｉ［キーコードＫＣ＊と一致しない
（ｎｇａ−０）ことが確認されると、後半期間Ｔｐ雪の
パルス７１４〜雪４の時間において、最も早い（第２〜
第ｎチヤンネルのｌ［）９自チヤンネル（ＢＵ８Ｙ＝Ｏ
）のチャンネル時間に、アンド回路５３０条件が成立し
、信号１が出力される。この出力信号１はオア回路５６
　、５７　を介してセット信号８　（−１）及びリセッ
ト信号Ｃ（＝１　）音発生させる。セット信号Ｓは、こ
の信号Ｓが発生したチャンネル時間に対応するチャンネ
ルに入力中−コードＫＣを割当てるべきであることを指
示するものである。

セット信号Ｓの発生によって、新たな割当てが指示され
ると、キーコード記憶回路２における当該チャンネルの
記憶キーコーＫＫＣは入力キーコードＫＣに書替えられ
る。そのため、キーコード記憶回路２の各シフトレジス
タ２１−２９の入力側には、アンド回路２０２　、２０
３、オア回路２０４及びインバータ２０５から成るゲー
トが夫々設妙られている。各シフトレジスタ２１〜２９
の入力ゲートは夫々別体のものであるが、説明の便宜上
、同一符号２０２　、２０３　、２０４　、２０５を夫
々採用する。各アンド１路２０２の一方入力には入力中
−コードＫＣの各ピッ）Ｎｌ−に！が夫々加えられ、他
方入力側には前記セット信号Ｓが加えられる。各アンド
回路２０３の一方入力には各シフトレジスタ２１〜２９
の出力Ｎ１＊〜に−が加わシ、他方入力側にはインバー
タ２０５を介して前記リセット信号Ｃの反転信号が加わ
る。

新たな割当てが指示されない場合リセット信号Ｃは＠０
”であるから、アンド回路２０３を介して記憶中−コー
ドＮ１〜に：がシフトレジスタ２１〜四で循環し、保持
される。セット信号Ｓが発生されると、アンド回路２０
３はインヒビットされ、当該チャンネルの記憶キーコー
ドＮ１＊〜に−が阻止される。他方アンド回路２０２の
条件が成立するので、入力今一コードＫＣの各ビットＮ
１〜に、が各シフトレジスタ２１〜２９に入力される。

これによシ、セット信号Ｓが発生した時間に対応するチ
ャンネルの記憶キーコードは書替られ、入力キーコード
ＫＣが当該チャンネルに割当てられる。

セット信号Ｓの発生タイミングで入力キーコードＫＣが
割当てられると、同じキーコードＫＣが別のチャンネル
に割ｉ゛てられることを防ぐために、比較結果記憶回路
４のオア回路４０１にセ・ト信号　　　　　　　１ｓｔ
加えてフリップフロップ４０３Ｋｌ１号１を記憶させ、
信号ＲＥＧＩ″″１″にする。従って、１動作時間？、
でセット信号Ｂは１チャンネル分だけ発生し、入力キー
コードＫＣは１つのチャンネルにのみ割当てられる。

次にペダル鍵盤のキーコードの割当てに関して説明する
と、キーコード検出回路６のアンド回路６１において入
力キーコードＩＣがペダル鍵盤のものであるかどうかを
検出する。ペダル鍵盤の場合キーコードｘＣのビットに
、、に、はともに＠１”であるため、これをアンド回路
６１に入力し、更に、ペダル鍵盤用後半パルスＹｌｔ−
人力する。これにより、入力キーコードＫＣがペダル鍵
盤のものである場合、後半期間Ｔｐ８の第１チャンネル
時間においてアンド回路６１から信号１が出力される。

アンド回路６１の出力は前記アンド回路５２に加えられ
る。アンド回路５２０条件が成立すると、後半期間の第
１チャンネル時間（パルスＹ□、の発生時）に、信号１
が出力され、オア回路５６　、５７を介してセット信号
Ｓ、リセット信号Ｃが発生される。

このアンド回路５２０出力信号１は、ペダル鍵盤に係る
入力中−コードＫＣを第１チヤンネルに割当てすべきで
あることを指示する。アンド回路５２には信号ＢＵＳＹ
ｋｉ加わらず、信号ｎｇｃによって前記条件俤）を確認
するだけである。これは、この実施例ではペダル鍵盤の
音は１音だけ発音割当てされるようになってお夛、ペダ
ル鍵盤前の専用チャンネルとして第１チヤンネルが割当
てられているからである。従って、既に第１チヤンネル
に割当てられているペダル鍵盤の記憶コードＫＣとペダ
ル鍵盤の新九な入力キーコードＸＣが一致しない場合（
ＲＥＧ＝０　）、記憶キーコードＩＣの割当ては強制的
に解除され（信号Ｃによってリセットされ）、新たな入
力キーコードＫＣが第１チヤンネルに割当てられる。こ
のペダル鍵盤のための割当て動作は、上記ペダル鍵盤の
記憶キーコードＫＣ＊に係る鍵が抑圧中であるかあるい
は離鍵され減衰中であるかにかかわらず実行される。

従って、前記条件（４）のようｔｋ「空白チャンネル」
を考慮する必要がない。

±二ｊり」１１ 押圧された鍵がどの鍵であるかは入カキーコードＩＣに
よって知ることができるし、どのチャンネルに押圧鍵が
割当てられているかは前記キーオン信号ム（ｔたはビジ
ィ信号ＢＵＲＹ）によりて知ることができる。しかし、
離鍵（今一オフ）は入力中−コードＫＣによって知るこ
とができないため、以下に述べるようなキーオフ検出の
ための処１１１１Ｉ１作が実行される。

スタートコード５Ｃ（Ｎ１〜Ｋｇ）は定期的に（例えば
４〜ｇｍｓＱ度の間隔）サンプルホールド簡略１に入力
される。サンプルホールド回路１では、キーコードＩＣ
の場合と同様に、スタートコードＳＣｔりｐツク−１に
よりてサンプリングし、１動作時間ｉｐの関コンデンサ
ＬＩ　Ｃ−１９Ｃで保持する。前記第１表から明らかな
ように、スタートコードＳＣ＃−１音名を表わすピッ）
Ｎ１〜Ｎ４がすべて信号１であるので、キーコード検出
回路６ではビットＮ１〜Ｎ４を夫々アンド回路６５に入
力し、アンド回路錫によってスタートコードｓｃｔ検出
する。後半期間Ｔｐｔに対応するパルスＹ１ｍ−２４を
アンド回路錫に加えることにより、上記検出は後半期間
１戸において実行される。スタートコード５Ｃ１−検出
すると、後半期間ｌ１ｉｐ！においてアンド回路郭から
はキーオフ検査信ｇＸ（＝’１″）が出力される。この
キーオフ検査信号Ｘはキーオン１時記憶回路７及びキー
オフ記憶回路８に供給される。

キーオン１時記憶回路７はＬビットの７７トレジスタ７
１を具えておシ、レジスタｎの各段は実質的に各チャン
ネルに対応している。この記憶回路７は、キーコードが
割当てられたチャンネル’ｔ（っｔｙキーオンヲ）、ス
タートコード８Ｃの定期的発生間隔の間だけ、１時的に
記憶する回路である。まず新たに鍵が押圧されてそのキ
ーコードＫＣを割当てる丸めのセット信号８にニーキー
オンを表わしている）が前述のように発生されると、鋏
信号８はオア回路ｎを介してシフトレジスタ７１に入力
され、当該チャンネルに信号１を記憶させる。クロック
φｌによってＬビットタイム遅延さ　　　　　　　　１
れ再び当該チャンネル時間になると、信号１がレジスタ
７１の最終段から出力され、アンド回路７３に加わ９、
オア回路７２を介してレジスタ７１の入力側に燭還され
る。アンド回路７３０他方入力儒には前記キーオフ検査
信号Ｘがインバータ７４で反転されて加わるようになっ
ている。通常、インバータ７４の出力は＠１”であるの
で、シフトレジスタｎの記憶は保持されるが、キーオフ
検査信号Ｘが発生すると、アンド回路ｎがインヒビット
され、レジスタ７１の記憶がすべてリセットされる。キ
ーオフ検査信号Ｘは後半期間’ｒ、（１２チャンネル時
間）の間発生されるからである。こうして、キーオン１
時記憶回路７の中−オン記憶が、信号Ｘによって定期的
にリセットされる。例えば、スタートコード８Ｃ（信号
Ｘ）の定期的発生間隔を〒Ｘとすると、この間隔Ｔｘは
常に正確に一定で桑る必簀はなく、概ね一定であればよ
い。つまラスタートコード８０社概ね定期的に発生され
ればよい。

仮りに、時間　１１１　＊　ｔｘｘ　ｙ　”Ｘ＊　・・
・の頴で定期的にキーオフ検査信号Ｘが発生されるとす
る。

まず、時間ｔＸｔにおいて、シフトレジスタ７１の各チ
ャンネルの記憶は、中−コード記憶回路２で当該チャン
ネルにキーコードＫＣが記憶されているにもかかわらず
、強制的にリセットされる。

次いで、スタートコードＳＣ（信号Ｘ）が消滅し、サン
プルホールド回路１にキーコードＫＣが順次入力される
ようになると、セット信号ｓ４るいはアンド回路３０４
からのオールドキーオン信号ＯＫＮによって、シフトレ
ジスタｎの当該チャンネルには再び信号１が記憶される
。キーコード比較回路３のアンド回路３０４に社、前記
一致検出信号ＥＱが入力されておシ、他方入力には後半
期間Ｔｐ２のパルスＹ１３〜鵞４が加えられる。成るチ
ャンネルに割当てられているキーコードＫＣ＊に係る鍵
が、前記時間ｔｘｔの経過後も押圧され続けているとす
ると、その鍵のキーコードＫＣ＃ｉ再びサンプルホール
ド回路１に入力される。従って、入力キーコードＫＣと
記憶キーコードｔＣ＊が一致すると両生期間Ｔｐ１及び
後半期間Ｔｐ意の当該チャンネル時間において一致検出
信号ＥＱは信号１となる。アンド回路３０４は書込み用
の期間である後手期間Ｔｐ鵞において前記信号ＥＱを選
択し、当該チャンネルに割当てられたキーコードＫＣに
係る鍵がまだ抑圧中であることを表わすオールドキーオ
ン信号ＯＷＮとして出力する。このオールドキーオン信
号ＯＫＮはオア回路７２を介してシフトレジスタ７１に
加わり、前記キーオフ検査信号Ｘによって一旦リセット
された当該チャンネルの記憶を再びセットする。従って
、次の時間ｔ１２でキーオフ検査信号Ｘが発生されたと
き、シフトレジスタ７１の当該チャンネルには信号１が
記憶されている。このように、キーオン１時記憶回路７
において、キーオフ検査信号ＸｆＣよって記憶が１時解
除されたとしても、鍵が押庄されている限シ、次に信号
Ｘが発生するまでには、当該チャンネルに信号が記憶さ
れる。

シフトレジスタ７１の最終段の出力丁ムはキーオフ記憶
回路８に供給され、インバータ８１′を介してアンド回
路８２に加わる。キーオフの検出状、前記キーオフ検査
信号Ｘが発生している期間でのみ実行される。すなわち
、スタートコードＳＣの送入に応じて定期的にキーオフ
検出が実行されるわけである。

ギーオフ検出の条件は （１）　　その鍵のキーコードＫＣ＊が割当て済みであ
ること（キーオン信号人＝１）、しかし、（璽）キーオ
ン１時記憶回路７の当該チャンネルには記憶されていな
いこと（レジスタ７１の出力信号Ｔム＝０）、かつ （１）　　上記（１）、　（１）の条件がキーオフ検査
信号Ｘが発生されているとき満足されること（信号Ｘ＝
１）、である。

上記条件（１）〜（１）の確認はアンド回路８２で実行
される。

従つて、成るチャンネルに割当てられたキーコードＫＣ
”に関して、前記時間ｔＸ１からｔＸＸの間にオールド
キーオン信号ＯＫＮが発生されると、シフトレジスタ７
１の当該チャンネルに信号１が保持されるため、時間ｔ
ｘ意　にキーオフ検査信号Ｉが発生したとしても信号Ｔ
ムは１１”であるので　　　　　　　１アンド回路８２
の条件は成立しない。時間　ｔＸＸから次に信号Ｘが発
生する時間１１３０間に記憶キーフードＩＣと一致する
呼−コードＫＣが入力されない場合は信号ＯＫＮは発生
されず、シフトレジスタ７１の当該チャンネルはリセッ
トされたまま（信号０）である。−従って、時間ｊＸｓ
にキーオフ検査信号Ｘが発生されると（後半期間Ｔｐ２
０間、Ｘ＝信号１）、信号Ｔムが０”のチャンネルのチ
ャンネル時間において妹インバータ８１を介して信号１
がアンド回路８２に加えられ、割当て済みを表わすキー
オン信号ムとともに、アンド回路８２の条件を成立させ
る。これによシ、アンド回路８２からは当該チャンネル
時間に信号１が出力され、オア回路８３を介してシフト
レジスタ８４の当該チャンネルに信号１を記憶させる。

シフトレジスタＵは各チャンネルに対応する１２段を有
しており、クロックφｌによりて各段の内容が順次シフ
トされる。最終段の出力はキーオフ信号りとして利用回
路（図示せず、例えばエンベロープ発生回路）Ｋ供給さ
れると共に、アンド回路８５を介して入力側に帰還され
、各チャンネルの記憶内容が時分割的に循環する。すな
わち、当該チャンネルに割当てられたキーコードＫＣに
係る鍵が離鍵された場合、シフトレジスタ８４では前記
アンド回路８２からの信号によシ信号１を当該チャンネ
ルに保有し、これがキーオフ信号りとなる。

以上のように、例えば時間ＩＸｚとｔｚ３の間のように
、キーオフ検査信号Ｘの１発生間隔の間、当該チャンネ
ル時間にキーオン信号Ａが発生されている（キーコード
ＫＣ＊が割当て済み）にもかかわらず、当該チャンネル
で１度もオールドキーオン信号ＯＫＮが発生されない場
合（信号Ｘの発生時に信号Ｔム＝０）、中−オ７が検出
される。

アンド回絡めはリセット信号Ｃによってインヒビットさ
れるので、リセット信号Ｃが発生したチャンネルのキー
オフ記憶はレジスタＵで解除される。

なお利用回路においては、キーオフ信号りが発生される
と、当該チャンネルにおける発音を減衰するようになっ
ている。

キーオフ信号りは、セット、リセット信号発生回路５の
アンド回路５８　、５９にも供給される。アンドｌ路５
８には前記オールドキーオン信号ＯＫＮも加え−れてお
シ、一旦離鍵されてその鍵の発音が減衰状ｍ（Ｄ＝１）
と１につたにもかかわらず。

再び同じ鍵が電圧されて先に割当てられたチャンネル時
間に牟−コードの一致が検出された（ＯＫＮ＝１）場合
、同回路絽から信号１が出力される。

これによシ、セット信号Ｓ及びリセット信号Ｃが発生さ
れ、前と同じチャンネルにキーコードが割当てられる。

セット信号Ｓと共に出力されるリセット信号Ｃは各記憶
回路の記憶を書替えるためのものであるが、セット信号
Ｓを伴なわないリセット信号Ｃは当該チャンネルＯ記憶
を完全に解消するためのものである。すなわち、当該チ
ャンネルにおける発音が完全に終了すると（減衰が終了
すると）、エンベロープ発生回路から当該チャンネル時
間にディケイ終了信号Ｄｒが発生される。この信号ＤＦ
をアンド回路５９に加え、かつパルスＹｌｌ””１４も
同回路５９に加え、後半期間Ｔｐ２の当該チャンネル時
間において同回路５９（オア回路５７）からリセット信
号Ｃを発生する。このときのリセット信号Ｃによって記
憶キーコードＫＣＴｏるいはキーオフ信号りがクリアさ
れ、当該チャンネルは空白となる。リセット信号Ｃはま
た、ｎビットのシフトレジスタ８６を介して出力され、
カウンタクリア信号ＣＣとして利用回路（図示せず）に
供給される。

なお、電源投入時において各回路を−Ｈｙセットするた
めに、イニシャルクリア回路ＩＮＣが設けられている。

イニシャルクリア回路ＩＮＣでは抵抗ＩＩＩ、コンデン
サＣＩによりて電源電圧ｖＤＤを積分し、インバータＩ
ＮＩを介して電１１Ｖｐｐの立上シ時にクリア用の信号
管発生させる。この信号はオア回路５７を介してリセッ
ト信号Ｃとして出力される。

トランフート制御動作 この実施例では、トランフート制御動作はマ二為アル鍵
盤に関して実行率れる。マニエアル鍵盤に割当てられる
第２〜第Ｌチ、ヤンネルで全１１音がすべて発音中であ
るとき、新たに１２番目の鍵がマニエアル鍵盤で押され
た際、発音中のＵ音の内置も減衰の進んでいるものを検
出してその音の発音を停止させ、１２１目の音をそのチ
ャンネルに割当てて発音させるようにする制御動作が、
トランフート制御動作である。

上記制御動作が行なわれるためには、 （１）　　１１音すべて発音中であること、（２）　　
いづれかの音が減衰中であること、Ｃ３）　　Ｌ２番目
の鍵が押されていること、０３条件が必要である。

第６図はトランフート回路９の一例を示すもので、振幅
比１１１回路９１と最小振幅記憶回路９２によって最も
減衰が進んでいる音が割当てられているチャンネルを検
出する。トランケートチャ７ネル指定回路郭は上記条件
（１）　、　（２）ｔｌ［ＩＩ　Ｌ、トランケートすべ
きチャンネル時間にトランケートチャンネル指定信号菖
丁ＣＨを発生する。上記条件Ｇ）は前記セット、リセッ
ト信号発生回路５（第５図）で確認される。

この実施例においては、最も減衰が進んでいる音をエン
ベロープ波形の振幅値にもとづいて検出するようにして
いる。すなわち、デジタル処理式の電子楽器においては
、一般に、キーオン金表わす信号Ａ及びキーオフを表わ
す信号りにもとづいてメモリ読出し用のカウンタ（ＦＩ
Ａ示せず）の駆動を制御し、エンベロープ波形メモリか
らエンペ−ロープ波形を読出し、このエンベロープ波形
に応じて系音信号の振幅を制御するようにしている。エ
ンベロープ波形の典製的な一例を第７図に示すと、キー
オン信号ムが最初に発生されるとアタック特性が鳴始し
、定常状態においてＦｉ振幅一定なサスティン特性が持
続し、キーオフが検出されてキーオフ信号りが発生され
るとディケイ特性に入り、振幅は徐々に減衰する。この
ようなエンベロープ波形は各チャンネル毎に時分割的に
発生される。

第７囚からも明らかなように、減衰が進むにつれて、エ
ンベロープ波形の振幅値は小さくなる。従って、エンベ
ロープ発生回路（図示せず）で逐次発生される各チャン
ネルのエンベロープ波形ノウち、最も振幅の小さいもの
が最も減衰が進んでいる、ということかできる。

そこで、振幅比較回路９１においては、上記エンペロー
プ発生回路から各チャンネル時間毎に時分割的に発生さ
れる各チャンネルのエンベロープ波形ＩｊＲ幅を比較し
、最も振幅が小さいチャンネルを検出するようにしてい
る。上記エンベロープ発生回路で、エンベロープ波形が
デジタル的振幅値で発生される場合は該デジタル的振幅
値をそのまま利用し、エンベロープ波形がアナログ的振
幅値で発生される場合は該アナログ量をデジタル量に変
換し良後、振幅比ＩＩＲ回路９１を加えるようになって
いる。振幅データをすべて比較回路９１に入力して比Ｓ
！を行なうようにしてもよいが、通常、それはど細かく
比軟する必要はなく、振幅値データを構成する複数ビッ
ト←例えばｎ−ビット）のうち上位桁の数ビットを比較
すれば十分である。５１６図に示す振幅比Ｉ２回路９１
では、ｎピッ）（ｍ＝任意の正の定数）のデジタルデー
タで構成されるエンベロープ波形振幅データＧの上位桁
３ピツ）　Ｇｎ、Ｇｎ−＊、Ｑｎ−２，（Ｇｎは最上位
桁Ｍ８Ｂ。

Ｑｌｌ−１拡Ｇ！ｌの１桁下位、Ｑｌｌ−２はＱｌｌ−
ｔの１桁下位）を入力するようにしている。従りてエン
ベ四−プ波形振幅の比較は、この場合、上位桁３ビツト
に関して行なわれる。

最小振幅記憶回路９２は検出した最小振幅値を記憶する
回路で、この記憶最小振幅値ＭＧと入力振幅値Ｇとの比
較が比較回路９１で実行される。この比較は各チャンネ
ル毎に順次実行される。成るチャンネル時間において、
入力振幅値Ｇが記憶振幅値ＭＧより４小さい場合、記憶
回路９２は直ちに書替えられ、入力振幅値Ｇが新たに記
憶される。チャンネル時間の経過にともなって各チャン
ネル毎の比較が順次行なわれることにより、記憶最小振
幅値ｙＧが適宜書替えられる。従って、全チャンネルの
比較を終え九とき、すなわち、第ｎチャンネル目の振幅
値Ｇと記憶振幅値ＭＧとの比較を終えたとき始めて正し
い最小振幅値のチャンネルを知ることができる。従うて
、第１〜第ｎチヤンネル時聞の前半の１循環−関は上記
のような各チャンネルの順次比較の丸めににけ利用され
る。

まず、比較動作の詳細を説明すると、入力振幅値Ｇと記
憶振幅値ＮＧＯ比′ＩＩＲは各ビット毎に豪打されるよ
うになっている。記憶回路９２は、ビットＧｎ−ｚ、Ｇ
ｎ−ｓ、Ｇｎに対応して遅延フリップフロップ９２ａ　
、　９２’ｂ　、　９２０を夫々有しておシ、記憶内容
はアンド回路９２１　、９２２　、９２３、オア回路９
２４゜９２５　、９２６を介して夫々自己保持される。

比較回路９１は、入力振幅値Ｇと記憶振＠籠ＭＧｔＪｔ
ＩＩＲシ、Ｇ＜ＭＧのときＣＭ＝ｌの出力音生じ、Ｇ）
ＭＧのときＣＭ＝０の出力金主じる。各ビット毎に３つ
のアンド回路９１ａ　〜９１ｃ　、　９１ｄ　〜９１ｆ
　、　９１ｇ　〜９１１及びオア回路９１１　、９１２
　、９１３が設けられ、Ｇ＜ＭＧｔ検出するような部層
が組まれている。

論１１（１）− 振幅値ＧとＭＧの各ビット毎に、値の大小を比較する。

すなわち、論理式は次の通シである。

Ｇｎ・ＭＧｎ　　→アンドＨ第９１ｈ ｂ Ｇｎ−ｚ・ＭＧｎ−＊　　→アンド回路９１ｂここで、
百１〜０ｎ−２はＧｎ〜Ｑｎ−意をインバータ９１４　
、　９１５　、　９１６で夫々反転した信号である。従
ってＧｎ，Ｇｎ−１，Ｇｎ−ｚ　　が夫々０。

ＭＧｎ，ＭＧｎ−１，ＭＱｎ−ｚが夫々１、のとき、各
アンド回路９１ｂ　、　９１ｅ　、　９１ｂの出力は信
号１となる。これは、夫々、 Ｇ　１１　＜　Ｍ　Ｇ　ｎ Ｇｎ−１＜ＭＧｎ−１ Ｇｎ−１（ＭＧｎ−２ を表わしている。

従って、最上位桁がＧ　ｎ　（０）＜　ＭＧ　ｎ　（１
）であれば当然、Ｇ＜ＭＧであるので、アンド回路９１
ｈの出力信号１はオア回路９１３、アンド回路９１９、
オア回路９１０を介して比較回路９１の出力ＣＭ（＝１
）となる。比較結果出力ＣＭが”１″であれば、Ｇ＜Ｍ
Ｇを表わしている。

最上位桁がＱｎα）＞ＭＧＩ！（０）のときは、Ｇ　＞
　Ｍ　ｎであるが、Ｇｎ　（　１　１＊ｔｉＯ　）　＝
ＭＧｎ　　（　１　ｔたは０）のときは、下位の桁の比
較結果を調べる必要がある。

論ｍ（２）・− Ｑ　ｎ　＝　Ｍ　Ｇ　ｎのとき、下位桁がＧｎ−”＜Ｍ
Ｇｎ−　ｌであれば、Ｇ＜ＭＧとなるので、次のような
論理を組む。

Ｇｎ＝ＭＧｎ＝１のとき、 ＣＭｚ−ＭＧｎ　　→　アンド回路９１ｇＧｎ＝ＭＧｎ
＝０のとき、 ＣＭｚ−Ｇｎ−＋　　アンド回路９ｔｉここでＣＭｚは
下位桁の比較結果で、オア回路９１２の出力である。す
なわち、ＧＯ−１＜ＭＧｎ−１のときＣＭ２＝ｌである
。しかし、下位桁がＧｎ　−１＝ＭＧｏ−１のときは更
に下位桁を調べる必要がある。

これ杜上記と同様であシ、 Ｇｎ　−ｌ＝ＭＧｎ　−ｔ　＝　１　Ｏト１！、ＣＭＩ
　”ＭＧｆｌ−１→アンド回路９１ｄＧｎ−１＝ＭＧｎ
−１＝Ｑのとき、 ＣＭｌ・Ｑｎ−ｓ　　→アンド回路９１ｆここでＣＭＩ
は更に下位桁の比較結果であシ、オア回路９１１の出力
である。つまシＧｎ−ｚつ−Ｑ　−２のときＣＭ１＝１
である。Ｇｎ−ｚ＝ＭＧｎ−２のとき祉、比較対象とな
る下位桁がもうないため、アンド回路９１ａ　、　９１
Ｃに常時信号０を入力しておき、０Ｍ１＝０となるよう
になっている。

上記のように組まれた論理（１）、（２）の条件が満足
されると、オア回路９１３から信号１が出力され（０Ｍ
３＝ｌ）、アンド回路９１７　、９１９に入力される。

この領号ＣＭ３が１′であることは、入力振幅値Ｇが記
憶振幅値ＭＧよりも小さいことｔ表わしている。

１回の比較動作は１動作時間Ｔｐ毎に行なわれる。その
丸め、リセット用パルスＹ鵞４がオア回路９２７を介し
て遅延７リツプフロツプ９２ｄに加わり、１ビツトタイ
ム遅延されて第１チャンネル時間のときに信号１が７リ
ツプ７０ツブ９２ｄからアンド回路９１７　、９１８に
加えられる。アンド回路９１８の他方入力側には常時信
号１が加わっている九め、同回路９１８から信号１が出
力され、オア回路９１０を介してアンド回路９３１に加
えられる。しかし同アンド回路９３１には前半期間マニ
ュアル用パルスＹ３〜１！が加えられる九め、１１１チ
ャンネル時間では同回路９３１はインヒビットされてい
る。これは、マニュアル鍵盤に関してのみトランフート
動作を実行するようにし九ためである。アンド回路９３
１の出力は信号０で娶るため、インバータ９２９の出力
は信号１となシ、アンド回路９２８を介してフリップフ
ロップ９２ｄの信号１を保持させる。

次に第２チャンネル時間になると、信号ＣＭは依然１１
”で多り、パルスＹ２〜１！も信号１となるが、アンド
回路９３１のもう１つの入力であるキーオフ（１１号り
の内容に応じて同回路９３１から出力が生じる。すなわ
ち、当該チャンネルの音が減衰中であればキーオフ信号
Ｄｄ＠ｌ”でアシ、そうでなければ＠Ｏ”である。従っ
て、このアンド回路９３１において前記ト２ンケー）Ｏ
条件Ｃ）が確認される。第２チヤンネルに割当てられ良
音が減衰中であれば、アンド回路９３１から最小値検出
信号Ｚ　（−１’）が出力される。この信号２は最小振
幅記憶回路郭のアンド回路９’ｌｅ　、　９２ｆ　、　
９２ｇに加わ夕、入力振幅値Ｇの各ビット信号Ｇｎ−ｚ
、Ｇｎ−１、Ｑｎを選択して７リツプ７四ツブ９２ａ〜
９２ｃに記憶させる。アンド回路９２１〜９２３．９２
８はインヒビットされ、前の記憶値ＭＧは解消されると
同時に、フリップフロップ９２ｄの記憶もθ″′となる
。

このように、各チャンネル時間の１循環期間において（
第１チヤンネルを除く）、最初にキーオフ信号りが発生
するチャンネル時間に比較結果に係わりなく強制的に最
小値検出信号２が発生され、当該チャンネルのエンベロ
ープ波形振幅値が最小振幅値として記憶回路９２に記憶
される。以降、フリップ７０ツグ９２ｄの出力信号０に
よってアンド回路９１７　、９１８がインヒビットされ
るから、真の比較結果である信号ＣＭ、がアンド回路９
１９、オア回路９１０を介して比較結果出力ＣＭとして
アンド回路９３１に加えられるようになる。

パルスＹ、〜１［が発生している閏にすべてのチャンネ
ルの比較が順次実行され、記憶振幅値ＭＧよシも小さい
入力振幅値Ｇが検出される毎に信号ＣＭが１１”とな）
、これが減衰中のものであれば、検出信号２が発生され
る。従って、信号２は何回も発生される可能性があるが
、一番最後に信号２が発生されたチャンネルの工／ベロ
ープ波形振幅値が真の最小振幅値である。この真の最小
振幅値、すなわち最も減衰が進んでいるチャンネルを検
出する九めに、νビットのシフトレジスタ９３２が設け
られている。検出信号２はシフトレジスタ９３２に入力
され、クロックφ１によって順次シフトされ、しビット
タイム（１２チヤンネル時間）ｊ！延されて同レジスタ
９３２の最終段から出力される。

レジスタ９３２の最終段ｚ１．の出力はアンド回路９＆
３に加えられ、第１段２．から第１１段Ｚｌｌの出力は
すべてオア回路９３２８に接続されてインバータ９３２
ｂを介してアンド回路９３３に入力される。レジスタ９
３２でにビットタイム遅嶌されることによシ、同レジス
タ９３２０入力と最終段出力のチャンネルが−ｅする。

レジスタ９３２Ｋｌｔ号１を保有しているということは
、検出信号Ｚ−１であったことを表わしてお夕、最終段
２１愈の信号よシも第１段２１〜第１１＠Ｚｕの信号の
ほうが後の比較結果である。

従って、最終段２重８の信号が＠１′のとき、後の段！
ｌ”−Ｚｌｌに信号１が保有されていればこの段２１ｍ
の信号１は一番最後の検出信号２ではないことを意味し
、後の段ｚ１〜Ｚｌｌに信号１が保有されていなければ
この段Ｚｔｚの信号１は一番最後の検出信号２であるこ
とを意味する。後の段２゜〜Ｚｌｌに信号１が保有され
ていない場合のみインバータ９３２ｂの出力は信号１と
なる。後の段２．〜Ｚｌｌの内容は残シの１１チヤンネ
ルに対応する。従って、前半期間Ｔｐｌにおいて最初に
検出された第２チヤンネルの検出結果（Ｚ＝１．０にか
かわらず）が、後半期間Ｔｐ２の第２チャンネル時間に
レジスタ９３２の最終段ＺｔＸから出力されるとき、残
りの第３〜第比チヤンネルの検出結果は段Ｚ、〜２１１
に夫々記憶されている。従って、最終段２１１の信号と
インバータ９３２ｂの出力が同時に＠１”となるのは後
半期間（マニュアル用後半期間）の単一のチャンネル時
間だけである。このチャンネル時間が、最も減衰が進ん
でいる音のチャンネルに対応する。

） さて、トランケート動作の前記条件０）を確認する丸め
にアンド回路９３４が設妙られている。アンド回路９３
４の一方入力には、前記ビジィ信号ＢＵ８Ｙがインバー
タ９３５で反転されて加えられておシ、他方入力には、
前半期間マニュアル用パルスＹ。

〜！！が加わる。ビジィ信号１！Ｕ［Ｆｉ”１”のとき
割当て済み（発音中）を表わしており、＠θ′″のとき
空白チャンネルを表わしている。従って、マニエアル用
のチャンネルで１１音すべてが発音中の場合、パルスＹ
２〜１．が発生している間中信号ＢＵ８７ｔｊ＠１″で
あシ、アンド回路９３４０出力は信号０である。しかし
、１音でも発音していないチャンネルがあれば、反転ビ
ジィ信号Ｂυ８Ｙは＠１″とな夕、アンド回路９３４か
ら信号１が出力される。アンド回路９３４から信号１が
出力された場合、ＲＫフリップ７０ツブ９３６に信号１
が記憶され、アンド回路９３７、オア回路９３８を介し
て自己保持される。この自己保持は、パルスＹ鵞４によ
ってアンド回路９３７がインヒビットされるまで持続さ
れる。従って、前記条件ａ）が満足される場合、フリッ
プ７０ツブ９３６は後半期間Ｔｐ１の開信号０を保持し
、満足されない場合（空白チャンネルがある場合）スリ
ップ７０ツブ９３６は後半期間７戸の開信号１を保持す
る。

フリップ７０ツブ９３６の出力はインバータ９３９を介
して前記アンド回路９３３に加えられるので、前記条件
α）が満足される場合は最も減衰が進んでいる単一のチ
ャンネル時間に（後半期間丁２．において）信号１がア
ンド回路９３３から出力される。

これがトランケートチャンネル指定信号ＭＴＣＨとして
セット、リセット信号発生回路５に供給される。しかし
、前記条件αンが満足されない場合は、アンド回路９３
３がインヒビットされるので、例え、最も減衰が進んで
いるチャンネルが検出され九としてもトランク−トチヤ
ンネル指定信号ＭＴＣＨは発生されない。

トランケートチャンネル指定信号ＭＴＣＨは、セット、
リセット信号発生回路５（第５図）のアンド回路８に加
えられる。このアンド回路９には、前記比較結果記憶回
路４の比較結果記憶信号ＲＥＧを反転し良信号ＲＩＮＧ
、及びキーコード検出回路６のオア回路θから送出され
る入力キーコードＫＣがマニエアル鍵盤のものであるこ
とを表わす信号が加えられている。全１１音発音中の！
ニエアル鍵盤において新たにＬ番目の鍵が押された場合
、該鍵のキーコードＫＣの入力にょシ、一致検出信号Ｉ
ＱＦｉ”０”となるので比較結果記憶信号ＲＥＧの反−
信号ＲＥＧＦｉ＠ｌ”となり、後半のマニュアル期間に
シいてオア回路らの出力は信号１となる。これによって
前記トランケート動作の条件０）が満足され、トランク
−トチヤンネル指定信号ＭＴＣＨが発生したチャンネル
時間にアンド回路５４は信号１を出力する。これに応じ
てセット信号Ｓ及びリセット信号Ｃが発生され、当該チ
ャンネルに記憶されていたキーコードＫｃ＊を解消し、
キーコード記憶回路２０当該チヤンネルに新たな入力今
一コードＫＣを記憶させる。また、キーオン１時記憶回
路７の尚該チャンネルに信号１（キーオフ）を記憶させ
、キーオフ記憶回路８０当該チヤンネルにおけるキーオ
フの記憶を解消する。

こうして、最も減衰が進んでいる音の発音が停止され、
その代わシに、同じチャンネルに新たな音の発音が割当
てられる。

１に訃、ペダル鍵盤は１音だ叶発音させるようにしてい
るため、ペダル鍵盤で新九に鍵が押されると、前に割当
てたペダル鍵盤前の発音を直ちに解消し、新たな鍵を割
当てるので、特別なトランケート制御動作は行なわれな
い。

しかし、ペダル鍵盤とマニュアル鍵盤の区別なく割当て
動作を行なおうとする場合、上記のようなトランケート
制御動作は全校チャンネルに関して実行されることはい
うまでもない。

ｔを、この発明において適用されるトランケート制御動
作は、上記実施例のような方式に限らず、他の方式でも
よい。例えば、離鍵後の経過時間を実質的に計数するこ
とによシ、最も減衰の進んだ音を検出する特願昭４７−
１２５５１４号←特開昭４９−８４２１６号）・発明の
名称「キーアサイナ」の明細書中に開示されたような方
式、あるいは、離鍵後′他０鍵が離鍵８れ九回数を計数
する２と　　　　　　　１により最も減衰の進んだ音を
検出す養特願紹４９−９３６６０号・発明の名称「キー
アサイナＪの明細書中に開示されたような方式、などを
採用することもできる。

以上説明したよう（この発明によれば簡単な構成により
資数の発音チャンネルへのキーコードの発音割当てが可
能となシ、しかも正確なトランフート制御が可能となる
。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す全体構成概略ブロッ
ク図、ｔＸ２図は各種論理回路素子の表示図法を説明す
る図、第３図はこの発明の実施例で使用する各種クロッ
クパルスのタイミングチャート、第４図は各種パルスを
発生する同期信号発生回路の一例を示す回路図、１１ｇ
５図はこの発明の一実施例つ要部を示す詳細ブロック図
、第６図は同実施例をトランケート回路に関して示す詳
細ブロック図、ｊ１１７図は一般的なエンベロープ波形
を示すグラフ、である。 １・−サンプルホールド、２・−キーコード記憶回路、
３・・・キーコード比較回路、４−比較結果記憶回路、
５・・・セット、リセッ）Ｉｔ号発生回路、６・・・中
−コード検出回路、７・−キーオン１時記憶回路、８・
−キーオフ記憶回路、９・−トランケート回路、２１〜
２９　、７１　、８４　、８６−ジッドレジスタ、３１
〜３９・−排他オア回路、ＩＮＣ・・・イニシャルクリ
ア回路、４０３　、９２ａ　〜９２ｄ　、　９３６−遅
Ｋ　７　’）　ｙ　７”　７　ａツブ、９１・・・振幅
比較回路、９２・・・最ｔＪ＼振幅記憶回路、９３−ト
ランケートチャンネル指定回路。 手続補正機 昭和５７年８月１９日 特許庁長官　殿 １、事件の表示 昭和５７年特許願第１２５４０６号 ２、発明の名称 電子楽器 ３、補正をする者 事件との関係　　特許出願人 （４０７）日本楽器製造株式会社 ４、代理人 （〒１０４）東京都中央区銀座２丁目１１番２号６、補
正の内容 （１）本願の明細書、第６ページ第１行の「〜がある。 」の次に下記の文章を挿入する。 「この割当て処理の基本的条件は、周知のように、（Ａ
）未だ記憶がなされていない記憶回路（空白チャンネル
）に割当てる、（Ｂ）同じキーコードが重複して複数の
記憶回路に記憶されないように割当てる、ことである。 」 （２）同、第６ページ第２行の「いるが」を１いるが、
」に訂正する。 （３）同、第６ページ第１６行の「行い」を１行い、」
に訂正する。 （４）同、第６ページ第１９行の「いないので」を「い
ないので、」に訂正する。 （５）同、第７ページ第３行の「ると」を「ると、」に
訂正する。 （６）同、第７ページ第１６行の「あるが」を「あるが
、」に訂正する。 （７）同、第８ページ第１行の「には」を「には、」に
訂正する。 （８）同、第８ページ第４行の「おり」を「おり、」に
訂正する。 （９）同、第８ページ第７行の１ので」を「ので、」に
訂正する。 （１０）同、第８ページ第１１行の「ので」を「ので、
」に訂正する。 （１１）同、第９ページ第３行の「手段と」を「手段と
、」に訂正する。 （１２）同、第１３ページ第４行の「を検出し、その結
果」を「の検出に対応して」に訂正する。 （１３）本願の図面、第１図を別紙の通り訂正する。

Claims (1)

1. 【特許請求の範囲】 ０）複数の発音チャンネルに対応して複数の記憶位置を
   有し、各記憶位置に夫々キーコードを記憶しうるキーコ
   ード記憶手段と、 前記キーコード記憶手段の各記憶位置の内容を各発音チ
   ャンネルのチャンネルタイミングに一期じて循環出力さ
   せる手段と、 前記キーコード記憶手段から出力されるキーコードにも
   とづき各発音チャンネル毎に楽音を発生する楽音発生手
   段と、 所定の鍵を表わすキーコードを各チャンネルタイミング
   が少−くとも２循環する嫡関持絖して発生する今一コー
   ド発生手段と、 前記キーコード発生手段から発生された中−コードと前
   記キーコード記憶手段にすでに記憶されているキーコー
   ドとを比較し、前記中−コード発生手段から発生された
   キーコードが前記キーコード記憶手段にすでに記憶され
   ているキーコードと一致するか否かを検出する比較手段
   と、 前記比較手段の出力を一時記憶する比較結果一時゛記憶
   手段と、 前記キーコード発生手段のキーコード発生期間を少なく
   と４２分割し、先行する第１の期間および後行する第２
   の期間を識別するタイミング信号を前記キーコード発生
   手段のキーコード発生に同期して繰り返し出力するタイ
   ミング信号発生手段と、 前記タイミング信号発生手段から出力されるタイミング
   信号にしたがって、前記第１０期間の聞咎チャンネルの
   楽音の減衰の進み具合を比較して次にキーコード発生当
   てるべき発音チャンネルを検出し、前記第２の期間の関
   紋検出した発音チャンネルのチャンネルタイミングに同
   期して割当てチャンネル指定信号を発生する割当チャン
   ネル指定信号発生手段と、 前記比較結果一時記憶手段の出方が前記キーコード発生
   手段から発生される今一コードを未だ記憶していないこ
   とを示すとき前記割当チャンネル指定信号発生手段から
   発生されるチャンネル指定信号のチャンネルタイミング
   に同期して前記キーコード発生手段から発生されている
   キーコードを前記キーコード記憶手段に記憶させるキー
   コード記憶制御手段とを具えた電子楽器。 Ｃ）　複数の発音チャンネルに対応して複数の記憶位置
   を有し、各記憶位置に夫々キーコードを記憶しうる中−
   コード記憶手段と、 前記キー；−ド記憶手段の各記憶位置の内容を各発音チ
   ャンネルのチャンネルタイミングに同期して循環出力さ
   せる手段と、 前記キーコード記憶手段から出力されるキーコードにも
   とづき各発音チャンネル毎に楽音を発生する楽音発生手
   段と、 所定の鍵を表わすキーフード管台チャンネルタイミング
   が少くと４２循環やる一関持続して発生するキーコード
   発生手段と、 前記キーコード発生手段から発生されたキーコードと前
   記キーコード記憶手段にすでに記憶されているキーコー
   ド七を比較し、前記キーコード発生手段から発生された
   キーコードが前記キーコード記憶手段にすでに記憶され
   ているキーコードと一致するか否かを検出する比較手段
   と、 前記比較手段の出力管一時記憶する比較結果一時記憶手
   段と、 前記キーコード発生手段のキーコード発生期間を少なく
   七も２分割し、先行する第１の期間および後行する第２
   の期間を識別するタイミング信号ｔ”前記キーコード発
   生手段のキーコード発生に同期して繰や返し出方するタ
   イミング信号発生手段と、 前記キーコード記憶手段Ｋをいてキーコード□１−．い
   ヵい９８ア、７え２□工、ゆ　　　　　１白チャンネル
   検出手段と、 前記比較結果一時記憶手段の出方が前記キーコード発生
   手段から発生されるキーコードを未だ記憶していないこ
   とを示すとき前記タイミング信号発生手段からのタイミ
   ング信号に−したがって前記第２の期間において前記空
   白チャンネル検出手段で検出した空白チャンネルのうち
   の１つのチャンネルのチャンネルタイミングに同期して
   前記キーコード発生手段から発生されたキーコードを記
   憶させる中−コード記憶制御手段と管具え良電子楽器。