JPS5824222A - 可変等化器 - Google Patents
可変等化器Info
- Publication number
- JPS5824222A JPS5824222A JP12226881A JP12226881A JPS5824222A JP S5824222 A JPS5824222 A JP S5824222A JP 12226881 A JP12226881 A JP 12226881A JP 12226881 A JP12226881 A JP 12226881A JP S5824222 A JPS5824222 A JP S5824222A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- variable
- collector
- grounded
- impedance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
- H04B3/14—Control of transmission; Equalising characterised by the equalising network used
- H04B3/143—Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers
- H04B3/145—Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers variable equalisers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Networks Using Active Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は構成の簡単な広帯域可変等化器に関する。
可変等化器はＨ，Ｗ、ＢＯｄｅによ）発明され、以後Ｏ
ｓｗａｌｄ 型、枝部、両図型など、種々の拡張が行
なわれてき九。
ｓｗａｌｄ 型、枝部、両図型など、種々の拡張が行
なわれてき九。
以下、ＢＯｄｅ型の可変等化器の原！ＩＫ）％／％で説
明すると、第１図はその基本構成を示すもので、この第
１図において、ｉ、ｉ’は信号入力端子、２゜ｌは信号
出力端子、３は３端子対回路網、４社可変抵抗、ｓ、
ｓ’は可変抵抗の＊ａ端子である。
明すると、第１図はその基本構成を示すもので、この第
１図において、ｉ、ｉ’は信号入力端子、２゜ｌは信号
出力端子、３は３端子対回路網、４社可変抵抗、ｓ、
ｓ’は可変抵抗の＊ａ端子である。
ところで、Ｈ−Ｗ−Ｂｏｄｅによれけ、信号入力端子１
．１′よ〉信号出力端子２．ｔへの伝達アト電タンスＹ
社、 である。
．１′よ〉信号出力端子２．ｔへの伝達アト電タンスＹ
社、 である。
えだし、この（１）式において、
Ｒ拡可変抵抗値
ＹｓはＲ−０としたときの伝達アドミタンス、ＹｓａＲ
−ωとしたときの伝達アミドタンス、２は＊ｉｌｌ！端
子５．ダより３端子対回路網３をみたインピーダンス、
である。
−ωとしたときの伝達アミドタンス、２は＊ｉｌｌ！端
子５．ダより３端子対回路網３をみたインピーダンス、
である。
ここで、Ｒ・を基準抵抗値とし、ｚｘ ｙ、Ｙｓ−・
Ｒ＠ｔ３対子対封子網３が満足している場合に社、ｅ
−’ ＝Ｙ、 ｅ −’ ＠＝！ＶＧチーｘ＝ＩＬ／
Ｒ＠。
Ｒ＠ｔ３対子対封子網３が満足している場合に社、ｅ
−’ ＝Ｙ、 ｅ −’ ＠＝！ＶＧチーｘ＝ＩＬ／
Ｒ＠。
ｅ−？（”）−Ｚ／Ｂ・と変数変換を行なえば、上記（
１）式によに、 が得られる。
１）式によに、 が得られる。
この（２）式の０をψ（＃）について？（ω）−０のま
わりにチー２−展開すると、関数の対称性によ）、９（
Ｓ）の高次の項は無視でき、と近似される。
わりにチー２−展開すると、関数の対称性によ）、９（
Ｓ）の高次の項は無視でき、と近似される。
この（３）式社、可変等信器としてのネーパーで表示し
た所要の伝達特性、 Ｆ（＃）−Ｆｕ（・）＋Ｆ鵞（ル）・Ｆ富（・）・・・
・・・・−（４） を満足する。
た所要の伝達特性、 Ｆ（＃）−Ｆｕ（・）＋Ｆ鵞（ル）・Ｆ富（・）・・・
・・・・−（４） を満足する。
ここで、
Ｆｓ （ω）は固定等化特性、
Ｆｓ（Ｒ）は周波数によらない可変抵抗値のみの関数、
Ｐａ （ω）は可変等化特性、
を表わす。
また、先に示した０・は（１）式を（３）式に変換する
際に発生する定数項であに、先に示した ｉ変
数変換 ｅ ”ｚｙ’Ｙ’；Ｔ”ｉ〒 により定義される量である。
際に発生する定数項であに、先に示した ｉ変
数変換 ｅ ”ｚｙ’Ｙ’；Ｔ”ｉ〒 により定義される量である。
なお、０５ｗｍ１ｄ 型、液部、両図型なども同様の
原理による。
原理による。
以上、Ｂｏｄｅの示した可変等化の理論に基づき、高周
波領域において、上記（２）式を実現する回路が昭和４
５年電子通信学会全国大会１２９６および通信方式専門
委員会Ｃｌ７４−８５で発表されているが、前者は２個
の同一のインピーダンス素子ならびに互いに逆向１１Ｋ
抵抗値を変化させることを要する２個の可変抵抗素子を
要し、制御法が離しく、また、後者は回路規模が大きく
、フィードバック回路を用いるため、高周波領域での安
定性に問題がある。
波領域において、上記（２）式を実現する回路が昭和４
５年電子通信学会全国大会１２９６および通信方式専門
委員会Ｃｌ７４−８５で発表されているが、前者は２個
の同一のインピーダンス素子ならびに互いに逆向１１Ｋ
抵抗値を変化させることを要する２個の可変抵抗素子を
要し、制御法が離しく、また、後者は回路規模が大きく
、フィードバック回路を用いるため、高周波領域での安
定性に問題がある。
この発明は、上記の点にかんがみなされ九もので、可変
醇化制御を行なう可変抵抗を１個有し、かつ片側接地可
能とした回路構成によに、制御が容易でしかも広帯域に
わた勤、、安定な動作を行なうむとのできる可変等化器
を提供するものである。
醇化制御を行なう可変抵抗を１個有し、かつ片側接地可
能とした回路構成によに、制御が容易でしかも広帯域に
わた勤、、安定な動作を行なうむとのできる可変等化器
を提供するものである。
本発明の可変等化器は、第１のトランジスタのペースと
アースを信号入力端子とし、仁の第１のトランジスタの
エミッタと、嬉２のトランジスタのペースを、第１のイ
ンピーダンス素子を介して接続し、この第２のトランジ
スタのペースを可変抵抗を介して接地し、前記第１のト
ランジスタのコレクタを第１の抵抗を介して接地すると
ともに、第３のトランジスタのペースに接続し、第３の
トランジスタのコレクタを接地し、さらに第２のトラン
ジスタのエミッタを、第２０抵抗を介して接地し、この
第２のトランジスタのコレクタと、前記第３のトランジ
スタの工ζツタとを、第２のインピーダンス素子を介し
て豪絖し、第１の抵抗に対する第２の抵抗の抵抗比と、
第１のインピーダンス素子に対する第２のインピーダン
ス素子のインピーダンスレベル比を実質等しくせしめ、
第２のトランジスタのコレクタとアース間を信号出力端
子とするよう構成してな）、前記可変抵抗によ〉等化特
性を可変することを特徴とする。 〜・次に、図面を参
照してこの発明の可変等化器の５Ｉ！施例について説明
すると、第２図社その一実施例を示す回路図であって、
同図における６、６′は信号入力端子である。
アースを信号入力端子とし、仁の第１のトランジスタの
エミッタと、嬉２のトランジスタのペースを、第１のイ
ンピーダンス素子を介して接続し、この第２のトランジ
スタのペースを可変抵抗を介して接地し、前記第１のト
ランジスタのコレクタを第１の抵抗を介して接地すると
ともに、第３のトランジスタのペースに接続し、第３の
トランジスタのコレクタを接地し、さらに第２のトラン
ジスタのエミッタを、第２０抵抗を介して接地し、この
第２のトランジスタのコレクタと、前記第３のトランジ
スタの工ζツタとを、第２のインピーダンス素子を介し
て豪絖し、第１の抵抗に対する第２の抵抗の抵抗比と、
第１のインピーダンス素子に対する第２のインピーダン
ス素子のインピーダンスレベル比を実質等しくせしめ、
第２のトランジスタのコレクタとアース間を信号出力端
子とするよう構成してな）、前記可変抵抗によ〉等化特
性を可変することを特徴とする。 〜・次に、図面を参
照してこの発明の可変等化器の５Ｉ！施例について説明
すると、第２図社その一実施例を示す回路図であって、
同図における６、６′は信号入力端子である。
信号入力端子６はトランジスタ７のベースＫｌｌ続され
ておシ、また、信号入力端子Ｃは接地されている。
ておシ、また、信号入力端子Ｃは接地されている。
トランジスタ７のコレクタは固定抵抗８を介して接地さ
れているとともに、トランジスタ１１のベースにＩＩ！
絖されてお染、また、トランジスタ７のエンツタはイン
ピーダンス素子９を介してトランジスタ１３のベースに
接続されてｂる。そして、このトランジスタ１３０ベー
スは可変抵抗１０を介して接地されている。
れているとともに、トランジスタ１１のベースにＩＩ！
絖されてお染、また、トランジスタ７のエンツタはイン
ピーダンス素子９を介してトランジスタ１３のベースに
接続されてｂる。そして、このトランジスタ１３０ベー
スは可変抵抗１０を介して接地されている。
上記トランジスタ１１のコレクタは接地され、そのエミ
ッタはインピーダンス素子１２を経てトランジスタ１３
のコレクタに接続されている。
ッタはインピーダンス素子１２を経てトランジスタ１３
のコレクタに接続されている。
トランジスタ１３のエンツタは固定抵抗１４を経て接地
されている。
されている。
１５、ｌダは信号出力端子であって、信号出力端子１５
はトランジスタ１３のコレクタにｔ＝ａされ、出力熾子
１ｃｆは接地されている。
はトランジスタ１３のコレクタにｔ＝ａされ、出力熾子
１ｃｆは接地されている。
いま、この第２図に示す回路に於て、インピーダンス素
子９のインピーダンスｔｚ・（＃）、 インピーダン
ス素子１２のインピーダンスをＺｌ （＃）。
子９のインピーダンスｔｚ・（＃）、 インピーダン
ス素子１２のインピーダンスをＺｌ （＃）。
固定抵抗８の抵抗値をａｌｌ 同定抵抗１４の抵抗値
をＲ１，可変抵抗１０の抵抗値をＲとし、固定抵抗８に
対する固定抵抗１４の抵抗比と、インピーダンス素子９
に対するインピーダンス素子１２のインピーダンスレベ
ルの比を実質等しくせしめ、即ち、（５）式の関係を条
件に信号入力端子６゜Ｃより信号出力端子１５．１５’
への伝達関数Ｇ（＠を求めると（６）式を得る。
をＲ１，可変抵抗１０の抵抗値をＲとし、固定抵抗８に
対する固定抵抗１４の抵抗比と、インピーダンス素子９
に対するインピーダンス素子１２のインピーダンスレベ
ルの比を実質等しくせしめ、即ち、（５）式の関係を条
件に信号入力端子６゜Ｃより信号出力端子１５．１５’
への伝達関数Ｇ（＠を求めると（６）式を得る。
ここで、
Ｒ／Ｒ・−Ｘ ・・・・・・・−・（７）２
・（ω）／Ｒ・＝ｅ−ψ（ω） ・・・・・・・・・（
８）Ｇ（＊）ｍｅ−’ ・山・・・・・（９）と
おけば、上記（６）式より、 となる。
・（ω）／Ｒ・＝ｅ−ψ（ω） ・・・・・・・・・（
８）Ｇ（＊）ｍｅ−’ ・山・・・・・（９）と
おけば、上記（６）式より、 となる。
この（１０）式よシこの発明の構成による回路の伝達関
数はＨ−Ｗ−Ｂｏｄｅによ）示された可変等信器として
の所要特性（２）式を満足していることがわかる。
数はＨ−Ｗ−Ｂｏｄｅによ）示された可変等信器として
の所要特性（２）式を満足していることがわかる。
したがって、第２図に示した回路はＺ（＃）／Ｒ＠を所
望の等化特性に等しく選べば、可変等化器として動作す
る。
望の等化特性に等しく選べば、可変等化器として動作す
る。
以上のように、この発明による可変等化器は回路構成が
簡単で、フィードバック回路を含まず、また、可変抵抗
が１個でしかも片側接地できると云う特徴を有している
ため、制御が簡単で広帯域にわたり安定な動作を行なう
と云う利点を有している。
簡単で、フィードバック回路を含まず、また、可変抵抗
が１個でしかも片側接地できると云う特徴を有している
ため、制御が簡単で広帯域にわたり安定な動作を行なう
と云う利点を有している。
第１図は従来の可変等化器を示す回路図、第２図はこの
発明の可変等化器の一実施例を示す回路図である。
発明の可変等化器の一実施例を示す回路図である。
Claims (1)
- 第１のトランジスタのベースとアースを信号入力端子と
し、この第１のトランジスタの工（ｙりと、第２のトラ
ンジスタのベースを、第１のインピーダンス素子を介し
て１ｉ！絖し、この第２のトランジスタのベースを可変
抵抗を介して接地し、前記第１のトランジスタのコレク
タを第１の抵抗を介して接地するとともに、第３のトラ
ンジスタのベースにｌ！ｌ！ｔ、、ｌＩ＋ｓのトランジ
スタのコレクタを接地し１さらに第２のトランジスタの
工電ツタを第２の抵抗を介して接地し、この第２のトラ
ンジスタのコレクタと、前記第３のトランジスタの工ζ
ツタとを、第２のインピーダンス素子を介して’ｍＲＬ
、第１の抵抗に対する第２の抵抗の抵抗比と、第１のイ
ンピーダンス素子に対する第２のインピーダンス素子の
インピーダンスＶペル比を実質等しくせしめ、第２のト
ランジスタのコレクタとアース間を信号出力端子とする
・よう構成してな）、前記可変抵抗により等化特性を可
変することを特徴とする可変等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12226881A JPS5824222A (ja) | 1981-08-04 | 1981-08-04 | 可変等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12226881A JPS5824222A (ja) | 1981-08-04 | 1981-08-04 | 可変等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5824222A true JPS5824222A (ja) | 1983-02-14 |
| JPH0319725B2 JPH0319725B2 (ja) | 1991-03-15 |
Family
ID=14831749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12226881A Granted JPS5824222A (ja) | 1981-08-04 | 1981-08-04 | 可変等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5824222A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5542767A (en) * | 1978-09-22 | 1980-03-26 | Toyoda Mach Works Ltd | Tail stock |
-
1981
- 1981-08-04 JP JP12226881A patent/JPS5824222A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5542767A (en) * | 1978-09-22 | 1980-03-26 | Toyoda Mach Works Ltd | Tail stock |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0319725B2 (ja) | 1991-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3517223A (en) | Transistor phase shift circuit | |
| US3755749A (en) | Sound reenforcement equalization system | |
| US2663766A (en) | Transistor amplifier with conjugate input and output circuits | |
| US4004253A (en) | Variable equalizer | |
| US3573647A (en) | Electrical impedance converting networks | |
| EP0107250B1 (en) | Operational amplifier | |
| JPS5824222A (ja) | 可変等化器 | |
| US3501716A (en) | Gyrator network using operational amplifiers | |
| US4132958A (en) | Feedbeside correction circuit for an amplifier | |
| Haslett et al. | High-frequency active filter design using monolithic nullors | |
| US2694115A (en) | Push-pull transistor amplifier with conjugate input and output impedances | |
| JPS5949726B2 (ja) | 電圧制御型抵抗回路 | |
| JPS5824220A (ja) | 可変等化器 | |
| JPS5824221A (ja) | 可変等化器 | |
| US2627032A (en) | Electric wave generator | |
| US2757345A (en) | Impedance inverters | |
| JPH0319724B2 (ja) | ||
| JPS6218089B2 (ja) | ||
| JP2507010B2 (ja) | フィルタ回路 | |
| JPS6127222Y2 (ja) | ||
| SU1053273A1 (ru) | Трансформатор | |
| JP3010890B2 (ja) | 抵抗マルチプライア回路 | |
| JPH0713302Y2 (ja) | 差動増幅回路 | |
| JPS5899025A (ja) | 擬似インピ−ダンス回路 | |
| Keonjian | Dc amplifier employing junction-type transistors |