JPS5828366Y2 - 電荷結合素子の出力装置 - Google Patents
電荷結合素子の出力装置Info
- Publication number
- JPS5828366Y2 JPS5828366Y2 JP14452578U JP14452578U JPS5828366Y2 JP S5828366 Y2 JPS5828366 Y2 JP S5828366Y2 JP 14452578 U JP14452578 U JP 14452578U JP 14452578 U JP14452578 U JP 14452578U JP S5828366 Y2 JPS5828366 Y2 JP S5828366Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- charge coupled
- transistor
- coupled device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【考案の詳細な説明】
本考案は電荷結合素子（以下ＣＣＤと略す）の出力装置
に関する。
に関する。
現存するＣＣＤは第１図に示す如く、多数の転送ゲート
電極１，１・・・・・・から成る電荷転送部２の終端に
基板３とは逆の導電型の出力部４を設け、この出力部４
に転送されて来る電荷をこの出力部４にゲート電極５を
接続した信号検出用ＭＯ８）ランジスタロで゛検出して
出力信号（Ｖｏｕｔ）としている。
電極１，１・・・・・・から成る電荷転送部２の終端に
基板３とは逆の導電型の出力部４を設け、この出力部４
に転送されて来る電荷をこの出力部４にゲート電極５を
接続した信号検出用ＭＯ８）ランジスタロで゛検出して
出力信号（Ｖｏｕｔ）としている。
尚この第１図に於て７はリセットゲート電極８から成る
リセット部である。
リセット部である。
然るに斯様な構成に依ると出力部４と転送ゲート電極１
やリセットゲート電極８との間に存在する容量性結合に
依って出力信号（Ｖｏｕｔ）に転送パルスやリセットパ
ルスに同期したスパイク電流が混入し、第４図イに示す
如くノイズを含んだものとなってしまう。
やリセットゲート電極８との間に存在する容量性結合に
依って出力信号（Ｖｏｕｔ）に転送パルスやリセットパ
ルスに同期したスパイク電流が混入し、第４図イに示す
如くノイズを含んだものとなってしまう。
このノイズを除去する為に第２図に示す構成のものが提
案され、実用化されつつある。
案され、実用化されつつある。
同図に於て、１〜８は第１図と同様に転送ゲート電極、
〜リセットゲート電極であり、１０は主ＣＣＤ９と並設
した補償用のＣＣＤで、主ＣＣＤ９と同様に転送ゲート
電極１１．１１・・・・・・から戒る電荷転送部１２、
出力部１４、リセットゲート１８から成るリセット部１
７を有している。
〜リセットゲート電極であり、１０は主ＣＣＤ９と並設
した補償用のＣＣＤで、主ＣＣＤ９と同様に転送ゲート
電極１１．１１・・・・・・から戒る電荷転送部１２、
出力部１４、リセットゲート１８から成るリセット部１
７を有している。
尚この補償用ＣＣＤｌ０は主ＣＣＤとは異り、その電荷
転送部１２は１段だけである。
転送部１２は１段だけである。
更にこの第２図に於て１６はこの補償用ＣＣＤ１０の出
力部１４にゲート電極１５を接続した補償用信号検出Ｍ
ＯＳトランジスタで、このＭＯＳ）ランジスタ１６と主
ＣＣＤ ９の信号検出用ＭＯＳトランジスタ６との出力
は差動増幅器１９でその差が採られ、結果的に主ＣＣＤ
９でのノイズ分が補償用ＣＣＤｌ０からのノイズに依っ
て除去され、ノイズのない出力信号（Ｖｏｕｔ）を得て
いる。
力部１４にゲート電極１５を接続した補償用信号検出Ｍ
ＯＳトランジスタで、このＭＯＳ）ランジスタ１６と主
ＣＣＤ ９の信号検出用ＭＯＳトランジスタ６との出力
は差動増幅器１９でその差が採られ、結果的に主ＣＣＤ
９でのノイズ分が補償用ＣＣＤｌ０からのノイズに依っ
て除去され、ノイズのない出力信号（Ｖｏｕｔ）を得て
いる。
ところがこのような構成に依ると希望通りノイズは除去
されるものの１段分とは云え補償用ＣＣＤｌ０や補償用
信号検出ＭＯ８）ランジスタ１６も必要で、それ等の占
める面積も相当なものとなり、ＣＣＤの小型化に対する
弊害となっていた。
されるものの１段分とは云え補償用ＣＣＤｌ０や補償用
信号検出ＭＯ８）ランジスタ１６も必要で、それ等の占
める面積も相当なものとなり、ＣＣＤの小型化に対する
弊害となっていた。
本考案はこのような点に鑑みて為されたものであって、
第３図を参照しつつ詳述する。
第３図を参照しつつ詳述する。
第３図に於て１〜８は第１図、第２図と同様に転送ゲー
ト電極〜リセットゲート電極、を示している。
ト電極〜リセットゲート電極、を示している。
２０は信号検出用ＭＯ５）ランジスタロに一方の入力を
接続した演算増幅器等から戊る電圧比較回路で、その他
方の人力に接続する基準電位２１より入力信号が高いか
否かが検出され、高い場合にのみ、この比較回路２０の
出力を論理的な１とする。
接続した演算増幅器等から戊る電圧比較回路で、その他
方の人力に接続する基準電位２１より入力信号が高いか
否かが検出され、高い場合にのみ、この比較回路２０の
出力を論理的な１とする。
尚、この基準電位２１のレベルＶ、は第４図イに示す如
く、少くともノイズレベルよりは高く、また通常の信号
レベルよりも低い事が必要である。
く、少くともノイズレベルよりは高く、また通常の信号
レベルよりも低い事が必要である。
２２は該電圧比較回路２０にゲート電極が接続されたＭ
ＯＳゲート回路で、該ＭＯＳゲート回路２２のソース（
或いはドレイン）は上記信号検出用ＭＯ８）ランジスタ
ロに接続されており、そのドレイン（或いはソース）に
出力信号（Ｖｏｕｔ）が得られる。
ＯＳゲート回路で、該ＭＯＳゲート回路２２のソース（
或いはドレイン）は上記信号検出用ＭＯ８）ランジスタ
ロに接続されており、そのドレイン（或いはソース）に
出力信号（Ｖｏｕｔ）が得られる。
而して信号検出用ＭＯ８）ランジスタロから第４図イに
示すノイズを含んだ信号が得られると、この信号は電圧
比較回路２０に印加され、基準電位２１のレベル■１と
比較される。
示すノイズを含んだ信号が得られると、この信号は電圧
比較回路２０に印加され、基準電位２１のレベル■１と
比較される。
このレベル■Ｔを第４図イに示す如くノイズレベルより
高く設定しておくと、電圧比較回路２０はノイズレベル
には応答せず、電位レベルｖ１を越える所望の信号のみ
に応答した第４図口に示す論理１を出力する。
高く設定しておくと、電圧比較回路２０はノイズレベル
には応答せず、電位レベルｖ１を越える所望の信号のみ
に応答した第４図口に示す論理１を出力する。
一方ＭＯＳゲート回路２２はこの第４図口に示す論理信
号に応答して専断し、このゲート回路２２が導通してい
る時に得られる信号のみを通過させるので、結果的に第
４図口の論理信号と同イの信号との論理積を採った事と
なり、第４図ハに示すようにノイズが完全に除去された
出力信号（Ｖｏｕｔ）を得る事が出来る。
号に応答して専断し、このゲート回路２２が導通してい
る時に得られる信号のみを通過させるので、結果的に第
４図口の論理信号と同イの信号との論理積を採った事と
なり、第４図ハに示すようにノイズが完全に除去された
出力信号（Ｖｏｕｔ）を得る事が出来る。
本考案は以上の説明から明らかな如く、信号検出用ＭＯ
３）ランジスタに電圧比較回路を接続し、この比較回路
に依ってゲート回路をＯＮ、ＯＦＦさせているので、転
送パルス等に起因するノイズは完全に除去されると共に
、その構成も極めて簡単であるので、ＣＣＤの小型化に
殆ど影響を与えず、結果的にコストダウン、信頼性の向
上等を期待し得る。
３）ランジスタに電圧比較回路を接続し、この比較回路
に依ってゲート回路をＯＮ、ＯＦＦさせているので、転
送パルス等に起因するノイズは完全に除去されると共に
、その構成も極めて簡単であるので、ＣＣＤの小型化に
殆ど影響を与えず、結果的にコストダウン、信頼性の向
上等を期待し得る。
第１図並びに第２図は従来装置の構造を模型的に示した
断面図、第３図は本考案出力装置の構造を示す模型的断
面図、第４図は動作説明の為の波形図であって、２，１
２は電荷転送部、４，１４は出力部、６．１６は信号検
出ＭＯ８）ランジスタ、１０は補償用ＣＣＤ、１９は差
動増幅器、２０は電圧比較回路、２１は基準電位、２２
はＭＯＳゲート回路、を夫々示している。
断面図、第３図は本考案出力装置の構造を示す模型的断
面図、第４図は動作説明の為の波形図であって、２，１
２は電荷転送部、４，１４は出力部、６．１６は信号検
出ＭＯ８）ランジスタ、１０は補償用ＣＣＤ、１９は差
動増幅器、２０は電圧比較回路、２１は基準電位、２２
はＭＯＳゲート回路、を夫々示している。
Claims (1)
- 電荷結合素子の出力部を構成している逆導電型領域にゲ
ート電極を接続した信号検出用ＭＯ５）ランジスタを設
えた電荷結合素子の出力装置に於て、この信号検出用Ｍ
ＯＳトランジスタに電圧比較回路を接続すると共に、該
比較回路の比較出力に依って上記検出用ＭＯ３からの出
力信号を通過させるゲート回路を専断させる事を特徴と
した電荷結合素子の出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14452578U JPS5828366Y2 (ja) | 1978-10-18 | 1978-10-18 | 電荷結合素子の出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14452578U JPS5828366Y2 (ja) | 1978-10-18 | 1978-10-18 | 電荷結合素子の出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5562058U JPS5562058U (ja) | 1980-04-26 |
| JPS5828366Y2 true JPS5828366Y2 (ja) | 1983-06-21 |
Family
ID=29123227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14452578U Expired JPS5828366Y2 (ja) | 1978-10-18 | 1978-10-18 | 電荷結合素子の出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5828366Y2 (ja) |
-
1978
- 1978-10-18 JP JP14452578U patent/JPS5828366Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5562058U (ja) | 1980-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4528684A (en) | Charge-coupled device output circuit | |
| KR950034814A (ko) | 고체촬상장치 | |
| US4354257A (en) | Sense amplifier for CCD memory | |
| JPS5828366Y2 (ja) | 電荷結合素子の出力装置 | |
| JPS5575275A (en) | Solid state image pickup device | |
| JPH02183678A (ja) | 電荷検出回路の駆動方法 | |
| JPS6358968A (ja) | 電荷結合素子 | |
| JPS59229834A (ja) | 電荷転送装置 | |
| JPH0522383B2 (ja) | ||
| JP2710183B2 (ja) | スイッチトキャパシタ読出回路 | |
| JPS5843776Y2 (ja) | 固体撮像素子 | |
| JPS5821360B2 (ja) | デンカテンソウソウチ | |
| JP3173806B2 (ja) | 電荷検出回路の駆動方法 | |
| JPS5965470A (ja) | 電荷結合素子の出力構造 | |
| JPH02119315A (ja) | クロック検出回路 | |
| JPS61187665A (ja) | 電荷検出回路 | |
| JP2965568B2 (ja) | 電荷検出装置 | |
| JPH0340300A (ja) | サンプルホールド回路 | |
| JPH04335575A (ja) | 固体撮像素子 | |
| JPH01251756A (ja) | 電荷結合装置 | |
| JPH043600B2 (ja) | ||
| JPS6030880Y2 (ja) | 可変遅延線 | |
| JPH0439159B2 (ja) | ||
| JPH05326914A (ja) | 固体撮像装置 | |
| JP2996318B2 (ja) | 電荷結合素子 |