JPS582901A - リセツト信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、メイン回路の故障時にサブ回路が作動してバ
ックアップを行なう待機冗長系の自己診断装置に於いて
、自己診断を行なうためにメイン回路およびサブ回路に
予め定められたモードでリセット信号を供給するための
リセット信゛号発生回路に関するものである。

近年、電子技術の急速な発達に伴なって、各種装着に電
子制御系が取シ入れられて匹る。この場合、［装装置等
のように安全確保のために高信頼性が要求される劃−系
に於いては待機冗長系が用いられている。この待機冗長
系は、メイン回路の故障時に作動して制御系のバックア
ップを行なうものであって、第１図にマイクロコンピュ
ータを用いた待機冗長系を有するＩＩＪ（財）回路の一
例を示す。

第１図に於いて、メインマイククコ／ピユータｌは各種
清報を入力として演算処理を行なうことによシ、その演
算結果に対応して出力ポート０＃１からｗＡＩａ信号人
信号人出することによシトライバー用のトランジスタ２
Ｉを駆動し、その出力をリレー３のノー１ルクロス接点
３ｓ’ｔ＄して励磁コイル４に供給することにより、励
磁コイル４を励磁して図示しない被制御物を駆動側聞し
ている　ｃ０場会、メインマイクロコンピータはトラン
ジスタ２畠とリレー３の接点３１との間の電位を診断信
号Ｂとして入力／−）ＰａＩから叡シ込んで゛ンリ、制
御信号ＡＩと診断信号Ｂ１との論理関係が予め定められ
た条件に不一致の場合には、トランジスタ２ａが異常と
判断して出力＆−トｏａｌから故障信号０１を送出する
。

故障信号０１が発生されると、リレー３が励磁されてそ
の一点３＠＄３１が図示と逆の状態に切り換わることに
よ〕、制御用の励磁コイル４がメイン制御系のトランジ
スタ２ａからサブ制御系のトランジスタ２ｂＫｔｙｎ換
わる。ま友、メイン−ｔ４クロコ／ビエータｌから故障
信号（ＪＲカ発生されると、メインマイクロコンビエー
タｌと同一の情報を入力としてスタンバイ状態にあるサ
ブマイクロコンビエータ５がこの故障信号Ｏ１を入カポ
−）Ｐｂｌから取シ込んで劃−動作を開始する。そして
、各種入力情報を演算した結果は、出カポ−）　Ｏｂ、
から制御信号Ａ、としてトランジスタ２ｂに供給される
。従って、トランジスタ２ｂは制−信号Ａ３に対応して
作動することによ）、その出力を接点３ｂを介して励磁
コイル４に供給して被制御物を駆動側−し、これによっ
てｔブライクロコンピユータ５とトランジスタ２ｂとに
よって構成されるサブ制御系がメイン−ｒ４タロコンビ
エータｌとトランジスタ２ａとによって構成されるメイ
ンｌＩＩ制御系の／櫂ツタアップを行なっている。

次に、サブ制御系のトランジスタ２ｂが何かの原因によ
って故障すると、サブマイクロコンビエータ５は出力ポ
ートＯｂ１から送出される制御信号Ａ、と入力／−トＰ
ｂｌに供給される診断信号８１との不一致を検出して出
力／−）　Ｏｂｌから故障信号０１を送出する。故障信
号ＣＩが発生されると、警報装置６が作動してサブ制御
系も故障した仁とを知らせる。

しかしながら、このように構成された待機冗長系の自己
診断は、故障の発生時に始めて診断が行なわれるもので
あ抄、メイン制（財）系の故障発生を自己診断して故障
信号を送出することによ〕サブ制御系にバックアップさ
せる場合には有効であるが、サブ制御系はバックアップ
動作の開始後でなければ自己診断を行なうことが出来な
い。従って、バックアップ動作の開始前に例えばトラン
ジスタ２ｂが故障していた場合には、バックアップ動作
の開始と同時に制御ダウンとなって故障信号Ｏ１が送出
されて警報装置が作動することくなプ、サブ制御系はメ
イン１１Ｉ＃ｌｌ系に対するバッタアップ機能を何ら持
友ないことになってしまう、つｔり、１配待機冗長系は
、待機状態下に於けるサブ制御系は常に正常であるとす
る前提に於いてのみ成夛立つ回路であるが、自動直のＷ
＊装置等のように安全性の面から高信輌性が要求される
装着には全く使用することが出来ない。

従って、本発明による目的は、電源の投入時に待機冗長
系の自己診断を行なわせるためのリセット信号を発生す
るリセット信号発生回路を提供することである。　′ このような目的を達成するために本発明によるリセット
信号発生回路は、イニシャル信号の供給によって動作を
開始してメイン制御系および待機冗長系を同時にリセッ
トし、クロック・にルスが供給される毎に待機冗長系を
最初に、以後順次メインＩＩＩＪ　ＩＩ系をリセットす
るためのリセット信号を発生するように構成したもので
ある。

以下、図面に示す実捲飼を用いて本発明によるリセット
信号発生回路を詳細に説明する。

ｆａ２図は本発明によるリセット信号発生回路を待機冗
長系の自己診断装着に適用し几鴨合の一実施例を示す回
路図であって、特に２個のメイン制御系を１個のサブ制
御系でバックアップする場合を示す。同図に於いて１０
は第１のメイン制御系を構成する第１メインマイクロコ
ンピエータであって、出力ポートＯａ１から制ｍ＜言号
ム１を送出することによりドライＩ（１１を作動させ、
ｗａ＋ｖｔ−リＶ−１２Ｏ／−ｆｆ７Ｌｒクロス榛点１
２ａｔ−介して励磁コイル１３に供給することにより被
制御物ｔ［−制御する。そして、ｆａ１メインマイクロ
コンピュータＩＱは、ドライバ１１と接点１２・間の信
号を診断信号８１として入カポ−）Ｐａ１から取り込む
ことにより、制御信号ＡＩとの比較に於いて予め定めら
れた論理の不一致を検出することによりドライノＩｔ内
に設けられているトランジスタあるいは励磁コイル１３
の異常を検出する。そして、この第１メイ７マイクロコ
ンピユータ１０は、前述した異常を検出すると出力ポー
トＯａ１から故障信号０１を発生することにより、リレ
ー１２を作動させてその接点１２ｍ、１２ｂを図示とは
逆の状態に切〕喚えてドライバ１４に励磁コイル１３を
接続する。

１５は第２のメイン制御系を構成する第２メインマイタ
ロコンビエータであって、第１メイｙマイクロコンピユ
ータ１０と同様に、出カポ−）Ｏｃｌから制御信号ム１
を送出することによりドライバ１６を作動させ、電源＋
Ｖをリレー１７のノーマルクロス接点１７拳を介して励
磁コイル１Ｂに供給することによ多植制御物を駆動制御
する。そして、仁の第２メインマイクロコンビエータ１
５も、ドライ／々１６と励磁コイル１８間の信号を診断
信号８ｍとして入力＆−）Ｏｃｌから取り込むことによ
って前述し友鴫合と同様にドライ／＃１６の内部に設け
られているトランジスタおよび励磁コイル１８の異常を
検出する。

を良、出カポ−）　Ｏｃｌから出力される故障信号０３
は、リレー１７を駆動してその接点１７＆、１７ｂを図
示とは逆に切り換えて励磁コイル１８ｔドライバ１９に
接続する。２０は待機冗長系としての号デ制−系を構成
するサブマイクロコンピュータであって、第１．第２メ
インマイクロコンピユータ１０または１５から故障信号
ＯｕｔたはＣ３が供給されると、出力ポートＯｂｔから
制御信号ム寓を送出するように構成されている。２１は
故障信号０１とインバータ２２を介して供給される故障
信号Ｏｓを入力とするオアゲート、２３は制御信号ム婁
とオアダート２１の出力との一致を求め、その出力によ
ってドライバ１４を作動させるアンドゲート、２５は制
（至）信号人糞とインバータ２５１に介して供給される
オアゲー）２１の出力との一致を求め、その出力によっ
てドライ／１１９を作動させる丁ンＦ’ｒ−）である、
なお、サブマイク−コンピュータ２０はドライバ１４と
接点１２ｂ間の電位およびドライバ１９と接点１７ｂ間
の１位を診断信号Ｂ、ｊ、Ｂ、ｂとして入力ｄｌｌ　−
）　Ｐｂ、　、　Ｐｂ、から覗シ込んでおり。

故障信号０１　ｍ　０１０発生時に制−信号Ａ、に対す
る診断信号８１ｍ、Ｂｌｂの予め定られた論理が不一致
になると出力ポートＯｂ２から故障信号Ｏ１を送出する
ように構成されている。

２６Ｖｉコンデンサ２７と抵抗２８の直列体によって構
成されたイニシャル信号発生回路である。２９はイニシ
ャル信号発生回路２６から電源＋ｖの投入時にイニシャ
ル信号Ｉ８が供給されると、ｔゾマイク費；ンピエータ
２Ｇ、第１゜第２メインマイクロコンピユータ１０．１
５に予め定められた待機冗長系診断モードにしたがって
リセット信号ａｓｌ−ｍｓ、を送出するリセット信号発
生回路である。この場合、リセット信号発生回路２９は
＠３図に示すようにセット出力Ｑを順次り入力とする４
個のＤタイプ構成によるツリツプフロツゾ回路３０１〜
３０ｄｔ有してｉｌＰシ、イニシャル信号Ｉ８によって
リセットされる。ｔた、このリセット信号発生回路２９
はクロックツぐルスＯＰとフリップフロップ回路３０ｍ
のセット出力Ｑを入力とするオアゲート３１およびオア
ゲート３１の出力を反転して各フリップフロップ回路３
０１〜３０ｄのクロック入力端ＯＬＫに供給されるイン
バータ３２とを有している。３３ｔｌｊオアゲー）３１
の出力と７リクゾフロツプ回路３０ｍのセット出力Ｑの
一致を求めてリセット信号Ｒ８＝を送出するアンドゲー
トである。また、フリップフロップ回路３０ｂ、３０ｃ
のセット出力Ｑがそれぞれリセット信号Ｂ８．．ａｓｓ
として出力される。

第２図に於いて、３４はサブマイクロコンビエータ２０
から出力される故障信号０禽とリセット信号発生回路２
９から出力されるリセット信号ａｓ、、ａｓ、ｉ入力と
して判断することにより、待機冗長系としてのサブ制御
系の異常を検出してアラーム信号ムＬｔ−送出するアラ
ーム回路である。そして、このアラーム回路３４は、第
４図に示すように、抵抗３５とコンデンサ３６とＫよっ
て構成されて故障信号ＣＩを遅延させる積分構成による
遅延回路３７と、遅延回路３７の出力なり入力とすると
ともに１リセット信号ａＳ禦をタロツク人力ＣＩＬＫと
するツリツブフロップ回路と、遅延回路３７の出力をＤ
入力とするとともにリセット信号Ｒ８ｓをクロック入力
ＯＬＫとするツリツブフロップ回路３９と、ツリツブフ
ロップ回路３８．３９のセット出力をそれぞれ入力とし
てアラーム信号ムＬを出力するオアデー）４０とによっ
て構成されて−る。

このように構成された回路に於いて、図示しない電源ス
ィッチを投入すると、Ｗ源＋Ｖが第５図（ａ）に示すよ
うに立上る。ｔた、＠源＋Ｖが立ち上ると、イニシャル
信号発生回路２６が作動してイニシャル信号Ｉ８が発生
されてリセット信号発生回路２９がリセットされた後に
、予め定められたモードにしたがってリセット信号に８
１〜に８ｍがサブマイクロコンピュータ２０および第１
．第２メインマイクロコンピユータ１０゜１５に供給さ
れて待機冗長系を構成するサブマイクロコンビエータ２
０の自己診断モードとなる。以下、待機冗長系の自己診
断モーＦＫ於ける動作を説明する前にリセット信号発生
回路２９の動作を説明する。

第３図に於いて、ＷｌｉＩｌ＋ｖの投入時にイニシャル
信号Ｉ８が供給されると、７リツプフロツプ回路３０ａ
〜３０４はすべてリセット状綿となる。欠に、電源＋Ｖ
の投入に伴なって図示しないクロック発ｔｌｉｉｓが作
動すると、オア２−ト３１の一方の入力端に第５図（ｂ
）に示すクロックツ臂ルスＯＰが供給される。このクロ
ックツ々ルス０ＰＦｉオアゲー）３１を介してインバー
タ３２に供給されることにより、＠５図（Ｃ）に示すよ
うに反転された後にツリツブフロップ回路３０ｇのクロ
ック入力端ＯＬＫに供給される。フリップｙａｙプ回路
３０ａ＃ｉ、Ｄ入力Ｋ１６１＋Ｖが常時供給されている
ために、クロックツ臂ルスＯＰの立ち上りに於いてセッ
トされてそのセット出力Ｑが第５図（ｄ）に示すように
立ち上る。フリップフロップ回路３１０ｍのセット出力
Ｑが″Ｈ１になると、仁のセット出力Ｑをツリツブ７０
ツブ回路３０−がＤ入力としているために、第５図（ｓ
）Ｋ示すクロックツ臂ルスＯＰの次の立ち上シ時にセッ
トされてそのセット出力が第５図（ｅ）に示すように立
ち上る。同様に、ツリツブフロップ回路３０−のセット
出力Ｑをツリツブ７０ツブ回路３０ｃがＤ入力としてい
るために、＠５図（ｃ）Ｋ示すクロツクノルスＣＰの第
３回目の立ち上１時にセットされ、そのセット出力Ｑが
第５図（ｆ）　Ｋ示すように立ち上る。そして、最終段
を構成するツリツブフロップ回路３０４１は、ツリツブ
フロップ回路３０Ｃのセット出力をＤ入力としているた
めに１第５図（ｂ）に示すクロツタノ臂ルスＯＰの立ち
上）時に１ツトされてそのセット出力（１ｍ第５図（ｇ
）　Ｋ示す工うに立ち上る。

そして、このツリツブフロップ回路３０ｄのセット出力
は、オアデー）３１（２）ｆｆｌｌ方の入力端に供給さ
れるために、オアデー）３１の出力を”Ｈ’に％またイ
ン／櫂−夕３２の出力を′″Ｌ′に固定し続けることに
より、各フリップフロップ回路３０ａ−３０ｄｔ”その
セット出力Ｑがオール＠Ｈ＃の状噛に保持し続ける。一
方、アンドゲート３３はインバータ３２の出力とツリツ
ブ７０ツブ３０ｍのセット出力Ｑとを入力としており、
フリップフロップ回路３０ｍがセットされてからツリツ
ブ７０ツブ回路３０４Ｎがセットされる期間に於いては
、オアゲート３１の出力゛に同期したｓＳ図（ｂ）に示
すノ臂ルス出力を送出し、フリッププロップ回路３０ｄ
がセットされた後に於いては１Ｈ”レベルに保持し続け
られる。

従って、アンドゲート３３の出力をり竜ット信号ａＳ凰
とし、フリップフロップ回路３０ｂのセット出力をリセ
ット信号Ｒ８富とし、フリップフロップ回路３０＠のセ
ット出力をリセット信号ｉｔｓ、としてＩＩＲ食出すこ
とにより、第５図（ｂ）。

Ｃ・）　ｔ　（ｒ）に示すようにリセット信号ａＳ、〜
Ｒ８＝がタロツクパルスＯＦが供給され今毎に＠１表に
示す＠１〜ＩＩ４モードに蜜化し、このＩＩ４モードを
保持し続ける。

１１１１１１表 つまり、＠ｓ図に示すリセット信号発生回路２９に於い
ては、イニシャル信号！Ｓが供給されると全リセット信
号ａｓ、　−＆８＝が＠Ｌ＃となってサブマイクロコン
ピュータ２ｏおよび第１゜第２マイクロコンビエータ１
０．１５がリセットされた後、クロックツ臂ルスＯＰの
供給毎に待機冗長系を構成するサブマイクロコンピュー
タ２０を最初と１して順次そのリセット動作を解除する
ことになる。

次に　Ｉｆ源投入時に於ける待機冗長系の自己診断結果
について説明する。＠６図（ａ）に示すように電源＋Ｖ
が時点ｔ１に於匹て投入されると、りセット信号Ｒ８１
−ａｓ３は紡速し友ように順次第５図（ｂ）　Ｉ　（Ｃ
）　Ｉ　（ｄ）に示す変化を行なう、そして、時点１１
〜亀３で示す第１モードに於いては、第１表に於＾て示
したようにりセット信号ａＳ、〜ａ８１がすべて＠Ｌ″
となってｔブマイクロ寵ンピ”−１１２０および第１．
＠２メインマイクロコンピュータ１０．１５がリセット
される。サブマイクロコンビ為−夕２０および第１．第
２メイｙマイクロコンビエータ１０＊１５はりセット期
間中に於いては故障信号ｏｌ　＊　０１　＊　ｏｌが１
１６図（ｅ）　ｅ　（ｆ）　ｅ　（ｇ）に示すように＠
Ｈ１となって故障を検出したことを示す０次に時点を急
に於いては、リセット信号Ｒ８，が第６図（ｂ）　Ｋ示
すように＠Ｈ１に反転するために−１−ブマイク費コン
ピュータ２０に対するりセットが解除される。この結果
、サブマイクロコンピュータ２ｏは時点ｔ、１−＠９間
に於いて＠ｌ、第２メインマイタローンビエータ１０．
１５の故障信号０１＊ＯＩを入力することくよシ、バッ
クアップ動作のために制御信号Ａ、を送出する。この場
合、故障信号Ｏｆ　＊　０１が同時に脅生された場合に
蝶、−故障信号Ｏｓがインバータ２２を介してオア２−
ト２１に供給されている関係上、故障信号０凰が優先と
なるためにアンド／−）！３の出力が１Ｈ”となってド
ライバ１４が作動される。この場合、リレー１２は第１
メインマイク交コ／ピ為−夕ｊＯから送出されている故
障信号０１によってその接点１２ａｓ１２ｂが切〕換見
られているために、励磁コイル１３はドライＡ１４の出
力によって枢動されることになる。そして、この場合に
於けるドライバ１４と接点１２ｂ間の電位は、診断信号
Ｂａｍとして教９込まれることによ６１１１１１１信号
Ａ３との関係に於いてドライバ１４および励磁コイル１
３に対する自己診断がなされる。自己診断結果が正常で
ある場合に＃ｉ故障信号０雪は１１！６図−）に時点４
１〜１４間で示すように１Ｌ”となり、断線あるいはシ
曹−ト等の異常がある場合には、填６図（ｈ）　Ｋ時点
ｔＩ−ｔ４で示すように一瞬＠Ｌ′となった後に１Ｈ′
状態を続けることになる。

次に、時点ｔ４に達するとｆｌｉ６図（ｂ）　、　（ｃ
）に示すようにリセット信号Ｒ８１が″Ｌ１になるとと
もに、リセット状態Ｒ８，が１Ｈｍとなって第１メイン
マイクＷ：１ノビエータｌＯのみがリセットを解除され
、時点１４−１間に於いてドライバ１１および励磁コイ
ル１３の自己診断が行なわれる。そして、仁の給断結果
が正常であるならば故障信号０１を第６図（ｅ）Ｋ時点
１１で示すように＠″Ｌ１にセットする０時点１・に達
すると、リセット信号ａ８１が＠Ｈｍとな、るために、
第２メインマイクロコン♂ユータ１５のみがリセット状
態に保持されることになる。この結果、第６図（ｆ）に
時点ｔ・で示すように故障信号Ｏｓのみが１Ｈ１とな夛
、これに伴なってサブマイクロコンピュータ２０が／臂
ツクアップ動作を開始して制御信号Ａｎｔ−送出する。

この１合、故障信号ｏ１は＠Ｈｍであるために、インノ
ー夕２２の＠Ｌ１出カがオアｆ−）２１を介してインバ
ータ２５に供給されることにな〕、これに伴なって制御
信号ＡＩはアンド２−ト２４のみを介してドライバ１９
を駆動することになる。そして、リレー１７は故障信号
ｏ３によってその癖点１７　ｍ　＊　１７　ｂが切り換
えられているために、励磁コイル１８はドライバ１９の
出力によって駆動されることにな門、ドライノ櫂１９と
接点１７ｂ間の電位は診断信号Ｂｌｂとしてサブマイク
ロコンピュータ２０に供給される。

サブマイクロ；ンビュータ２ｏは、診断信号８１ｂがｌ
ｌｌｌ−信号ＡＩとの関係に於いて正常であるならば、
第６図（ｇ）に時点１Ｔ〜電・で示すように＠Ｌルベル
の故障信号ｏｓを送出し、診断結果が異常であるならば
第６図（１）に時点ｔ１〜ｔ＠゛で示すように一一′″
Ｌ’となる＠Ｈルベルの故障信号０゜を送出する。

時点ｔ・に達すると、リセット信号ｆＬ８ｍが″Ｌ１で
リセット信号ａＳｌが＠Ｈ＃に反転させるために、サブ
マイクロコンピュータ２０のみがりセットされる。第２
メインマイクロコンビエータ１５は、時点ｔ−〜ｔ・の
関に於いて自己診断を行ない、正常であるならば時点を
嘗に於いて第６図（ｆ）に示す故障信号０・を“Ｌ・と
讐る。

時点ｔ”　１・に達すると、リ−に／）信号Ｒａｍｒｌ
第６図（ｂ）に示すように＠Ｈ１となってサブマイクロ
コンピュータ２０のすセットを解除し、これによって待
機冗長系の自己診断動作がすべて終了してすべてのマイ
クロコンピュータが動作状Ｉとなる。なお、この自己診
断モードに於いては、励磁コイル１３．１８に作動ＷＩ
１１１が供給されることＫなるが、この診断モードは一
瞬の動作であるために皺側−物が＠勧１ｌＮＪＩｌされ
るまでには至らなく、何ら問題とはならない。

次に、このよ゛うにして検出された待◆冗長系の自己診
斬結果ｉ号としての故障信号Ｏｓは、アラー五回路３４
に於いて分別されることになプ、故障信号０婁が第６図
（ｈ）の時点電、−１４間で示す１合および第６図（鳳
）の時点ｔｙ〜重８間で示す１合を検出してアラーム信
号ムＬが送出される。以下、この判別動作を第４■を用
いて詳細に説明する。

ます、電源＋Ｖの投入時にイニシャル信号ＩＳが供給さ
れると、アリツブフロップ回路３８゜３９がリセットさ
れる。この状態に於いて、サブマイクロコンピュータ２
０の出力ボートＯｂ露から故障信号Ｏｓが供給されると
、この故障信号０１は遅延回路３フに於いてΔを時間遅
延された後に各フリップフロップ回路３８．３９のＤ入
力端に供給される。一方、フリップフロップ回路３８の
クロック入力端ＯＬＫにはリセット信号ＢＳ３が供給さ
れ、フリップフロップ３９のクロック入力端０ＬＫＫは
リセット信号Ｒ８畠が供給されている。従って、各ツリ
ツブフロップ回路３８．１９は、リセット信号ＩＬ８＝
　、　Ｒａｍの供給時に遅延回路３７を介して供給され
る故障信号ＣＩの有無によって判別を行なっていること
に々る。

例えば第７図（ＩＡ）に示すように、正常時に於ける故
障信号ＣＩが遅延回路３７Ｋｊｌ）いてΔ１時間遅延さ
れた後にフリップフロップ回路３８　、３９に供給され
ると、第７図（ｂ）に示すリセット信号へが立ち上る時
点ｔ４に於いてはアリツブフロップ回路３８のＤ入力信
号は第７図（ａ）Ｋ示すように遅延されて１Ｌ”となっ
ている、従って、フリップフロップ回路３８はセットさ
れずにそのセット出力Ｑは１Ｌ”状−を続けるために、
オアゲート４０からは第７図（Ｃ）　Ｋ示すようにアラ
ーム信号ムＬは送出されない−０ 次に、第８図（、）に水子ように第６図（Ｉｌｌ）に時
点１３〜ｔｙで示スパツファ１４または励磁コイル１３
の異常時に於ける故障信号０３が遅延回路３７を介して
各フリップフロップ回路３８．３９のＤ入力に供給され
ると、第８図（ｂ）に示すリセット信号ＢＳＩが立ち上
る時点ｔ４に於いてフリップフロップ回路３８がセット
される。従って、オアゲート４０からはツリツブフロッ
プ回路３８のセット出力Ｑが、待機冗長系が異常である
ことを示すアラーム信号ムＬとして第８図（、）に示す
ように送出される。

次に第９図（１）に示すように、ドライバ１９および励
磁コイル１８が正常であることを示す故障信号Ｃ富が供
給されると、この故障信号０嘗は第９図（ｂ）に示すり
セット信号ａＳ畠が＠Ｈ”に切シ換わる時点ｔ＠に於い
ては遅延によ）＠Ｌ”となっている、従って、ツリツブ
フロップ回路３９はセットされず、オアＰ−）４Ｇから
出力されるアラーム信号ムＬは第９図（ｃ）Ｋ示すよう
に′″Ｌ１Ｌ１状簡る。

次に、ＰライＡ１９および励磁コイル１８が異常である
場合には１１！１０図（、）に示す故障信号Ｏ１が遅延
回路３７を介して供給される。この場合、故障信号Ｏｓ
は第１０図（ｂ）に示すリセット信号Ｒ８−が′″Ｈ″
に反転する時点ｔ・に於いて″Ｈ”となっている友めに
、フリップフロップ回路３９はセットされる。Ｃの結果
、ツリツブフロップ回路３９のセット出力Ｑを入力とす
るオアゲートからは、第１Ｏ図（ｃ）に示す＠Ｈ”し４
ルのアラーム信号ムＬが送出されて待機冗長系が異常で
あることを示す、従って、この待機冗長系の自己診断装
置をフローチャートで表わすと１１１１１図に示すよう
になる。

次に、サブマイク冒コンピュータ２０の＠ｌまたは第２
メインマイク關コンピユータ１０゜１５のノックアップ
動作について説明する。飼えば、ドライＡｌｌが何かの
原因によって短絡またはシ舊−ト等の異常状聰になると
、第１メインマイクロコンピユータ１０は診断信号Ｂ！
を制御信号ム１との関係に於いて判断することによシ異
常の発生を検出して故障信号自を送出する。

故障信号０１が送出されると、リレー１２が切シ換見ら
れて励磁コイル１３がバックアップ系のドライ／ダ１４
に１１！される。ｆた。故障信号０１が発生されると、
サブマイクロコンピュータ２０が作動してｍｓｅ信号信
号管送出する。この１合、故障信号Ｏ１によってオアゲ
ー）２１の出力が１げとなっているために、アンドゲー
ト２３が選択されて制御信号ム麿がドライバ１４のみに
供給される。従って、ドライバ１４が劃−信号ム３によ
って作動することにな）、このドライバ１４の出力によ
って励磁コイル１３が駆動されてバックアップによる被
制御物に対する制御動作が行なわれる。１ｋか、このバ
ックアップ作動は第２メイン！イクａコンピユータ１５
に対しても同様にしてバッタアップ動作を行なうことに
なる。そ、して、第１．第２メインマイクロコンビエー
タ１０，１５が同時に故障信号Ｏ１＊　ａｓを発生した
場合には、オアゲート２１．イン／櫂−タ２２．２５お
よびアントゲ−）２３．２４によって構成される回路の
優先選択によってメイン！イクロコンピエータ１０に対
するパックアラ　　−プ動作が先に行なわれる。１１次
、上記実施列に於いては、１個のサブマイクロコンピュ
ータ２０による待機冗長系によってｇａｌ、第２メイン
マイクロコンピユータ１０．１！！による２個のメイン
制御系に対してバックアップを行なう場合について説明
したが、メイン制御系の数は自由に設定することが出来
る。

以上説明したように、本発明によるリセット信号発生回
路は、電源投入時に発生されるイニ、シャル信号によっ
てリセットされて全出力をリセットモードとするととも
に、クロツタパルスの供給毎に順次リセットモードを等
線するものであるために、その動作が確実になる。ｔた
、１ＩｒＩＩの投入時に全回路系をリセットした後にま
ず待機冗長系のリセットを鱗除し、次にメイン制御系の
リセットｔｌｌ１１次解除する動作を必要とする待機冗
長系の自己診断装置のリセット信号発生回路として適し
たものとなる優れ友効果を有する。

【図面の簡単な説明】

第１ｒＩ！ＪＩＩ′ｉ待機冗長系を有する制−系の一ガ
を示す回路図、第２図は本発明によるリセット信号発生
回路を適用した待機冗長系の自己診断装置を示す回路図
、第３図は本発明によるリセット信号発生回路の一実織
同を示す回路図、＠４図は第２図に示すアラー五回路の
具体内を示す回路図、８１５図〜第１０図は第２図〜第
４図に示す回路の各部動作波形図、＠ＩＩｒ！ｚＪは待
機冗長系の自己診断動作を示すフローチャートである。 ２９−・・リセット信号発生回路、３０ｍ−３０１・−
７リツプフロツプ回路、３１−オア２−ト。 ３２−インバータ、３３−オア２−ト。 ＷＷＷ、、７ＷＱＷ＋ 第７因 第８図 第１０　＄３ （Ｑ）−七一」−−１−−−−−−−

Claims (1)

【特許請求の範囲】
1. （１）　　七ット出力端が順次り入力端に接続されかつ
   ｗｉｙｘ投入時に発生されるイニシャル信号によってリ
   セットされる複数個のフリップフロップ回路と、前記ア
   リツブフロップ回路の最終段のセット出力とクロックパ
   ルスを入力とするオアゲートと、前記オアゲートの出力
   を反転して最終段のフリップフロップ回路を除く全フリ
   ップフロップ回路のクロック入力端に供給するインバー
   タと、前記オアゲートの出力と初段フリップフロップ回
   路のセット出力との一致を求めるアンドゲートとを備え
   、前記初段アリツブフロップ回路は電源をＤ入力とし、
   前記終段フリップ７０ツブ回路はクロックツ臂ルスをタ
   ロツク入力とし、前記アンドゲートの出力および紡配初
   段フリップフロップ回路を除く他のフリップフロップ回
   路のセット出力をリセット信号として送出するリセット
   信号発生回路。