JPS582904A - プログラマブル・ロジツク・コントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はプログラマブル・ロジック中コントローラに
関し、特に同一構成の複数台のコントローラを使用し、
互いに入出力データを関連させて、大規模な制御システ
ムを構成できるようにしたものに関する。

プログラマブル・ロジック・コントローラ（以下ＰＬＯ
と称す）を使用してシーケンス制御を行なう場合、応答
速度等ＰＬＯの能力から、取り扱える入力点数および出
力点数が、一定量以上に桐賑されることは周知のとうり
である。

他方、一般のシーケンス制御システムの中には、通常Ｐ
ＬＯが備える上記出力点数より多くの入出力点数を必要
とするものも、時には存在する。このような大規模なシ
ステムに対しては、まず第１には、ＰＬＯ自体の能力の
高い大型ＰＬＯを用意することが考えられる。ところが
、大型ＰＬＯは一般に市場性がなく、故に量産効果が発
揮されず、システムコストが上がってしまう。

第２の方策としては、中型ないし小型のＰＬＯを複数台
並列に動作させ、全体として大規模なシ′システムを制
御することが考えられ、実施されている。ところが複数
台のＰＬＯを並列動作させる従来のものにあっては、各
ＰＬＣを関連づけるべく、あるコントローラの特定入出
りの状態を他のコントローラに伝える場合には、上記あ
るコントローラは、そのプログラムにより、上記特定入
出力の状態を自己の外部用り端子に印加し、他方上記他
のコントローラは、上記外部用り端子とワイヤー結線さ
れている自己の外部出力端子より、骸当信号を取り込む
構成を採用している。すなわち、本来外部機器の制御用
に設けられる外部入力および出力端子を、信号授受用に
流、用しているのである。

従って、互いの「関連づけ」のために相当数の外部入出
力端子を使ってしまい、実際に使用できる外部入出力端
子が少くなり、コント０−ラの台数を増加する割には、
システム規模の拡張性が自重しない。また、複雑な「関
連づけ」をすると上記入出方間の配線が複雑となり、配
線チェック等が鼻常に面倒な作業となる他、「関連づけ
」の変更も容易ではない。

この発明は上述のような従来の問題点に鑑みなされたも
ので、その目的は、同一構成の複数台のコントローラを
リンクバスで連結することにより、互いのＥＩＩ連づけ
」のために外部入出力端子を使うことなしに、各コント
ロ、−ラの制御能力を減することなく、大規模な制御シ
ステムを容易に構成でき、しかもシステムの変更や拡張
に簡単に対処できるよう構成したＰＬＯを提供すること
にある。

転送させることにより、データ転ｉ時間を短縮させるこ
とができるよう構成したＰＬＯを提供することにある。

　　− 以下、この発明の一実施例を図面に基づいて詳細に説明
する。

第１図はこの発明の一実施例によるＰＬＯの全体の概略
構成を示す。このコントロニラは、ユーザプログラムが
格納されるユーザプログラムメモリ３と、外部入ｈ（１
１＠が４えられるとともに外部出力信号を送出する入出
力回路６と、上記入出力回路６の容量より充分大きな容
量を有する入出カメモリ４と、上記ユーザプログラムメ
モリ３の命令を順次＾速に実行し、上記入出カメモリ４
のデータに基づいて論理演算を行なうとともに、その演
算結果を上記入出カメモリ４に書込む命令実行手段と、
上記入出力回路６の入力データを上記入出カメモリ４の
所定エリアに書込むとともに、上記入出カメモリ４の所
定エリアの出力データを上記入出力回路６に伝達゛する
入出力更新手段とを備える。

上記命令実行手段および入出力更新手段等の主要な制御
は、マイクロプロセッサ１（以下ＣＰＵと称す）を中心
とした制御回路によって実現されている。ＣＰＵ１は、
システムメモリ２に格納されたシステムプログラム（イ
ンタプリタプログラム）に従って動作することにより、
上述したユ−ザブログラムの解読実行と、入出力更新の
各処理を行なう他、後述する他機との閏のデータ交換の
制御等、本コントローラの主要な制御を全て行なう。な
お、ＣＰＵＩによる入出力の更新制御は、入出力インタ
ーフェイス回路７を介して行なわれる。以上の構成はＰ
ＬＯの基本的構成であり、従来から良く知られていると
ころである。

また本発明のＰＬＯは、同一構成の複数ｉのＰＬＯ閤を
互いにリンクバス８でデータ転送可能に接続するための
データ転送手段として、リンクバスインタフェース回路
９を有している。

また本発明のＰＬＯにおいては、上記入出カメモリ４の
持つアドレス空調は、自機の上記入出力回路６と対応し
た自機フィールドと、他機の上記入出力回路６と対応し
た他機フィールドとからなり、ユーザプログラムではこ
の入出カメモリ４の全アドレスの入出力データを取り扱
うことができる。

更に本発明のＰＬＯは、ユーザプログラムの実行前のイ
ニシャライズ処理として、ユーザプログラムメモリ３中
のユーザプログラムにて使用されている他機フィールド
の入出力アドレスを検索し、その他機フィールドの使用
入出力アドレスをアドレステーブルメモリ５に記憶する
使用アドレス検索手段と、上記他機フィールドの使用入
出力アドレスを上記リンクバス８に送出する使用アドレ
ス送信手段と、上記リンクバス８を介し、て他機から送
信された使用入出力アドレスを受信し、上記アドレステ
ーブルメモリ５に記憶する使用アドレス受信手段とを有
し、ユーザプログラムの実行と同期して、上記アドレス
テーブルメモリ５に記憶された使用入出力アドレスの入
出力データを、上記リンクバス８を介して他機との闇で
互いに交換するデータ交換手段とを有、する。

すなわち、後の説明の理解を容易にするために付言して
おくと、複数台設けられる本ＰＬＧの各々は、内部機器
の新しい状態を取り込み、この新しい状態に基づく論理
演算をして新しいシーケンス状態を得、この新し゛いシ
ーケンス状態に応じて外部機器を制御するための出力回
路状態を更新する。というＰＬＯの基本動作の他、自機
において発生した変化を他機に伝え、他機において発生
した変化を受は取るという各−が共通の入出力データに
基づき、論理演鐸を行なえるようにする動作が付ｍ１ｃ
れでいる。

また、本ＰＬＯでは、スイッチインターフェース回路１
０を介して、次の３種の設定スイッチが接続されている
。ホストスイッチ１１は、どのＰＬＯが同期−−の主導
権を持つ親機となるのかを設定するスイッチで、−機と
なるＰＬＯの本スイッチ１１がオンにされる。スタンド
アロンスイッチ１２は、１台のＰＬＯ単独で利用する場
合にオンにする１Ｉｌｌ用スイツチである。基盤スイッ
チ１３は、複数台のＰＬＯをリンクして使用する場合に
、各ＰＬＣを識別するための機番を設定するスイッチで
ある。

以下の説明では、説明の便のため、リンクバス８に２台
のＰＬＯが接続され、その一方が同期制御の主専権を持
つ＠機となり、他方が親機の同期制御を受は入れる子機
となるシステムを想定し、上記のデータ交換の動作等を
詳述する。

第２図のフローチャートは、親機および子機の両ＰＬＣ
における電源投入時におけるイニシャライズ処理を中心
として表わしたシステムプログラムの要部である。以下
に順次説明するイニシャライズ処理は、両ＰＬＣに共に
電源が投入された時に初めて実行される。

まず、両Ｐ　Ｌ　Ｃ＆：Ｆ３ける最初のステップ１Ａお
よび１．Ｂは同じで、自機のユーザプログラムメモリ３
に格納されているユーザプログラムを順次チェックし、
他機フィールドの入出力アドレスが使用されているユー
ザ命令を検索し、その使用されている他機フィールドの
入出力アドレスを、アドレステーブルメモリ５の所定エ
リアに格納するルーチンである。第３図に親機と子機の
それぞれにおけるアドレステーブルメモリ５の区分を示
している。親機におけるアドレステーブルメモリ５は、
Ｅｌ、Ｅ２．Ｅ３．Ｅ４の４つに区分され、親機のユー
ザプログラムにて使用されている他機（子機）フィール
ドの入出力アドレスは、ＥｌおよびＥ２の他−エリアに
記憶される。特にＥｌのエリアには入出力アドレス内の
入力アドレスが格納され、Ｅ２のエリアには出力アドレ
スが格納される。

一方、子機におけるアドレステーブルメモリ５も同様で
、Ｅ５．Ｅ６．Ｅ７．Ｅ８の４つに区分され、子機にお
けるユーザプログラムにて使用されている他−１１）フ
ィールドの入出力アドレスは、１Ｅ５とＥ６の他機７ド
レスエリアに格納される。特にＥ５のエリアには入力ア
ドレスが、Ｅ６のアドレスには出力アドレスが、それぞ
れ格納される。なお、上記入力アドレスとは自機にとっ
て入力データとなる他機の入出力データのアドレスを意
味している。すなわち、他機にとって出力データであっ
ても、自機が他機の出力データを入力して論理演算を行
なう場合は、自機にとっては入力データであるのでその
出力データのアドレスはＥｌまたはＥ５に格納される。

−力出力アドレスは自機が他機の出力データを更新する
場合に、その他機の出力データの７、ドレスが格納され
る。

このこζ、は１、自機が他機の出力を入力して論理演算
を行なう場合があることを前提としているものであり、
自機が他機の入力データのみを入力して論理演算を行な
う場合゛には、ＥｌおよびＥ５のエリアには自機が使用
する他機の入力データのアドレスだけを格納しておけば
よい。

両ＰＬＧにおける次のステップ２Ａ、２Ｂは、親機の制
−の下で同期を確立するルーチンである。

この場合の同期制御は、ハンドシェイク方式によってい
る。

両ＰＬＣ閣で同期が確立すると、親機はステップ３Ａで
、アドレステーブルメモリ５のエリアＥ１、Ｅ２に格納
した使用入出力アドレスを、リンクバス８を介して子機
側に送信する。同時に、子機はステップ３Ｂで、リンク
バス８から伝送されてくる上記使用入出力アドレスを受
−信し、子機におけるアドレステーブルメモリ５のエリ
アＥ７゜Ｅ８に、その使用人９出力アドレスを格納、す
る。この状態を第３図に示しており、点線で示すように
、Ｅｌの入力アドレスがＥ７に転送され、Ｅ２の出力ア
ドレスがＥ８のエリアに転送される。　　。

上記使用入出力アドレス・・の送信は１アトレース毎に
ハンドシェイク方式によって行われるので、ステラ７４
Ａ、４Ｂで最１１（Ｆ）・使用入出力、アドレスまで転
送が完了したことを確認して、送受信の切換を相互に行
い、統〜け、て６子機はステップ５Ｂを実行し、アドレ
ステ、−プルメモリ５のエリアＥ５．Ｅ６に格納された
使用入出力アドレスを、リンクバス８を介して親機に送
信する。同時に親機はステップ５Ａを実行し、伝送され
てくる使用入出力アドレスをアドレステーブルメモリ５
のエリアＥ３゜Ｅ４に格納する。すなわち第３図に示す
ように、Ｅ５の入力アドレスがＥ３に転送され、Ｅ６の
出力アドレスがＥ４に転送される。

次に、両ＰＬＣはそれぞれステップ６Ａおよび６Ｂを実
行し、各エリアの全使用入出力アドレスの送受信を完了
したことを確認して、ステップ７Ａ、８Ａあるいはステ
ップ７Ｂ、８８のメインルーチンに進み、それぞれのユ
ーザプログラムを実行することになる。

第４図のフローチャートは、親機と子機の両ＰＬＣｋｍ
おける上記メインルーチンを表わしたシステムプログラ
ムである。以下このフローチャートに従うて、メインル
ーチンについて詳述する。

両ＰＬＣは、上述したイニシャライズ処理を終了すると
、それぞれステップ９Ａ、９Ｂを実行し、両ＰＬＣ閣の
同期を確立する。

両ＰＬＣ園で同期が確立すると、子機はステップ１０Ｂ
を実行し、アドレステーブルメモリ５のエリＩＥ７に格
納されている入力アドレス（１１機が使用している子機
フィールドの入出力データアドレスである）を順次跣み
出し、その入力アドレスでもって入出カメ云り４を７ド
レツシングし、これによって読み出される入力データを
、リンクバス８を介して親機側に順番に伝送する。同時
に親機はステップＩＯＡを実行し、子機側から順番に送
られてくる上記入力データを受信し、かつアドレステー
ブルメモリ５のエリアＥ１に格納されている入力アドレ
ス（Ｅ７と同じ内容）でもって入出カメモリ４を順番に
７ドレツシングし、受信した入力データを順番にｌ１ｌ
ｌＩの入出カメモリ４に書込む。これで親機が使用す５
子機フィールドの入力データが、子機の入出カメモリ４
から親機の入出カメモリ４に転送されたことになる。

子機からｌｌｌ１ｌＩへの入力データの転送が終了する
と、−機はステップ１１Ａに進み、その時点の入出カメ
モリ４の入出力データに基づいてユーザプログラムメモ
リ３のユーザプログラムを実行し、その実行結果により
入出カメモリ４の出力データを書換える。同時に子機は
持−状態となり、ステップ１１Ｂを実行し、−機がユー
ザプログラムの実行を一遍終了して、再び両ＰＬＣＩＩ
で同期が確立するのを持つ。

両ＰＬＣ閣で再び同期が確立すると、−機はステップ１
２Ａを実行し、アドレステーブルメモリ５のエリアＥ２
に格納されている出力アドレス（−機が使用している子
機フィールドの出力アドレスである）を順次読み出し、
その出力アドレスでもって入出カメモリ４を７ドレツシ
ングし、これによって読み出される出力データを、リン
クバス８を介して子機側に順番に伝送する。同時に子機
はステップ１２Ｂを実行し、ｍｓ側から順番に送られて
くる上記出力データを受信し、かつアドレステーブルメ
モリ５のエリアＥ８に格納されている出力アドレス（Ｅ
２と同じ内容）でもって入出カメモリ４を順番に７ドレ
ツシングし、受信した出力データを順番に入出カメモリ
４に書込む。

これで−一が使用する子機フィールドの出力データが、
親機の入出カメモリ４から子機の入出カメモリ４に転送
されたことになる。

次に一様はステップ１３Ａを実行し、アドレステーブル
メモリ５のエリアＥ３に格納されている入力アドレス（
子機が使用している親機フィールドの入力アドレスであ
る）を順次読み出し、その入力アドレスでもって入出カ
メモリ４を７ドレツシングし、これによって読み出され
る入力データを、リンクバス８を介して子機側に順番に
伝送する。同時に子機は、ステップ１３Ｂを実行し、親
機側から順番に送られてくる上記入力データを受信し、
かつ、アドレステーブルメモリ５のエリアＥ５に格納さ
れている入力アドレス（Ｅ３と同じ内容）でもって入出
カメモリ４を順番に７ドレツシングし、受信した入力デ
ータを順番に自機の入出カメモリ４に書込む。これで子
機が使用する親機フィールドの入力データが、親機の入
出カメモリ４から子機の入出カメモリ４へ転送されたこ
とになる。

一様から子機への入力データの転送が終了すると、子機
はステップ１４Ｂ（進み、その時点の人出ｈメモリ４の
入出力データに基づいてユーザプログラムメモリ３のユ
ーザプログラムを実行し、その実行結果により入出カメ
モリ４の出力データを書換える。同時に一様はステップ
１４Ａを実行し、子機がユーザプログラムの実行を一巡
終了して、再び両ＰＬＧ閣で同期が確立するのを持つ。

両ＰＬＣ閤で同期が確立すると、子機はステップ１５Ｂ
を実行し、アドレステーブルメモリ５のエリアＥ６に格
納されている出力アドレス（子機が使用している一様フ
イールドの出力アドレスである）を順次読み出し、その
出力アドレスでもって入出カメモリ４を７ドレツシング
し、これによって読み出される出力データをリンクバス
８を介して親機側に順番に転送する。同時に一様はステ
ップ１５Ａを実行し、子機側から順番に送られてくる上
記出力データを受信し、がっ、アドレステーブルメモリ
５のエリアＥ３に格納されている出力アドレス（Ｅ６と
同じ内容）でもって入出カメモリ４を順番にアドレッシ
ングし、受信した出力データを順番に自嘲の入出カメモ
リ４に書込む。

これ３子機が使用する＊＊フィールドの出力データが、
子機の入出カメモリ４がら一様の入出カメモリ４に転送
されたことになる。続いて、両Ｐ［Ｃはそれぞれステッ
プ１６Ａ、１６Ｂを実行し、それぞれ自機における入出
力更新処理を行なう。

つまり、入出カメモリ４の出力データを入出力回路６に
転送するとともに、入出力回路６の入力データを入出カ
メモリ４に転送する。これでメインルーチンの１サイク
ルが終了したことになり、両ＰＬＣはそれぞれステップ
９Ａ、９Ｂに戻る。以上の動作を高速で繰り返す訳であ
る。

以上のようにして親機と子機の両ＰＬＣは、それぞれ自
機に割り当てられた入出力アドレスの入出力データに基
づいて、シーケンス制御を実行するだけでなく、他機に
削り当てられた入出力アドレスの入出力データに基づい
て、シーケンス制御を行なうことができる。なお、第４
図に基づいて説明した実施例では、−機と子機とでそれ
ぞれのユーザプログラムの実行が同時ではなく、交互に
行なわれるように構成されていたが、この発明はこの方
式に限定されないｔつまり、両ＰＬＣｆｌｌで必要な入
出力データを互いに交換した俵に、それぞれのユーザプ
ログラムを同時に実行スタートするように構成すること
も、勿論可能である。

この場合、まずアドレステーブルメモリ５のＥｌ　（Ｅ
７）のエリアに格納されているアドレスに対応する子機
の入出力データを子機から親機に送信し、またＥ３　（
Ｅ５）のエリアに格納されているアドレスに対応する親
機の入出力データを親機から子機に送信した後、両ＰＬ
Ｇはそれぞれの入出カメモリ４のデータに基づいて各ユ
ーザプログラムを実行し、しかる後にＥ２　（Ｅ８）の
エリアに格納されているアドレスに対応する子機の出力
データを親機から子機に送信し、またＥ４　（Ｅ６）の
エリアに格納されているアドレスに対応する親機の出力
データを子機から親機に送信してそれぞれ自機における
入出力更新処理を行うことになる。

また、上記実施例においては、Ｅｌ　（Ｅ７）のエリア
、Ｅ３（Ｅ５）のエリアにそれぞれＩＩＩＩｌ、子機が
使用する他機の入出力データに対応するアドレスを、ま
たＥ２　（Ｅ８）のエリア、Ｅ４（Ｅ６）のエリ、アに
それぞれ親機、子機が更新する他機の入出力データ対応
するアドレスを格納するようにしているが、Ｅｌ　（Ｅ
７）のエリア、Ｅ３（Ｅ５）のエリアにはそれぞれ親機
、子機が使用する他機の入力データに対応するアドレス
のみを格納するようにしてもよい。この場合にはステッ
プＩＯＡ、ｉｏｓでＥｌ　（Ｅ７）、Ｅ２　（Ｅ８）の
アドレスのデータを送受信し、ステップ１３Ａ。

１３８でＥ３　（Ｅ５）、Ｅ４　（Ｅ６）のアドレスの
データを送受信するようにすればよい。

以上詳細に説明したように、この発明に係るＰＬＣは、
リンクバスを介して複数台のＰＬＧを結合し、各ＰＬＣ
において必要な入出力データを互いに交換し合いながら
、それぞれのユーザプログラムを並行的に実施すること
ができる。その際、各ＰＬＣは自機に割り当てられた入
出力アドレスの入出ｈデータを使った制御だけでなく、
他機に割り当てられている入出力アドレスの入出力デー
タに基づいた制御が行なえる。従って、例えば自機に与
えられるある外部入力を他機に伝え、他機にてその入力
データに基づいである外部出力を制御する、というプロ
グラムが可能となる。あるいは、他機のある外部出力状
態に基づいて、自機にである外部出力を制御する、とい
うプログラムが可能である。更に、３台以上のコントロ
ーラをリンクした場合には、互いの制−動作を非常に複
雑に関連づけることができる。そして、その「関連づけ
」は各ＰＬＣにおけるユーザプログラムによって自由に
設定でき、しかも「関連づけ」のためだけの命令という
のは不要である。従って、リンクされた複数台のＰＬＯ
を、恰も１台のコントローラとみなしたユーザプログラ
ムができ、それらプログラムを各機で並列的に分担実行
する。このため、従来のように各ＰＬＧの外部入出力を
ワイヤ結線しあって互いを「関連づけ」して、シスーｊ
ム規模を拡張する場合の前述した槓々の制約がなくなり
、制御システムの変更や拡張に容易に対処でき、極めて
汎用性、融通性に富むものとなる。

【図面の簡単な説明】

第１図は本発明の一実施例によるプログラマブル・ロジ
ック・コントローラ全体のブロック図、第２図および第
４図は２台のリンクされたコントローラの制御動作を示
すシステムプログラムのフローチャート、第３図は２台
のリンクされたフントローラの動作説明をするためのア
ドレステーブルメモリ５の区分を示す説明図である。 １・・・・・・ＣＰＵ −２・・・・・・システムメモリ ３・・・・・・ユーザプログラムメモリ　・４・・・・
・・入出カメモリ ５・・・・・・アドレステーブルメモリ６・・・・・・
入出力回路 ８・・・・・・リンクバス ９・・・・・・リンクバスインタフェース回路特許出願
人 立石電−株式会社 ４−　・ ＋ＰＬ 鰻　槽

Claims (1)

【特許請求の範囲】
1. （１）　ユーザプログラムが格納されるユーザプログラ
   ムメモリと、外部入力信号が与えられるとともに外部出
   力信号を送出する入出力回路と、上記入出力回路の容量
   より充分大きな容量を有する入出カメモリと、上記ユー
   ザプログラムメモリの命令を順次高速に実行し、上記入
   出カメモリのデータに基づいて論理演算を行なうととも
   に、その演算結果を上記入出ｈメモリに−込む命令実行
   手段と、上記入出力回路の入力データを上記入出カメモ
   リの所定エリアに書込むとともに、上記入出カメモリの
   所定エリアの出力データを上記入出力回路に伝達する入
   出力更新手段とを１えるコントローラであって； 同一構成の複数台の他機との閤を互いに接続するための
   データ転送手段を有し： 上記入出カメモリの持つアドレス空間は、自機の上記入
   出力回路と対応した自機フィールドと、他機の上記入出
   力回路と対応した他機フィールドとからなり、ユーザプ
   ログラムではこの入出カメモリの全アドレ子の入出力デ
   ータを取り扱うことができ； ユーザプログラムの実行前のイニシャライズ処理として
   、ユーザプログラムメモリ中のユーザプログラムにて使
   用されている他機フィールドの入出力アドレスを検索し
   、その他機フィールドの使用入出力アドレスをアドレス
   テーブルメモリに記憶する使用アドレス検索手段と、上
   記他機フィールドの使用入出力アドレスを上記データ転
   送手段にて送出する使用アドレス送信手段と、上記デー
   タ転送手段を介して他機から送信された使用入出力アド
   レスを受信し、上記アドレステーブルメモリに記憶する
   使用アドレス受信手段とを有し；ユーザプログラムの実
   行と同期して、上記アドレステーブルメモリに記憶され
   た使用入出力アドレスの入出力データを、上記データ転
   送手段を介して他機との閣で互いに交換するようにした
   ；プログラマブル・ロジック・コントローラ。