JPS5831458A - アドレスマツチ装置 - Google Patents
アドレスマツチ装置Info
- Publication number
- JPS5831458A JPS5831458A JP56128600A JP12860081A JPS5831458A JP S5831458 A JPS5831458 A JP S5831458A JP 56128600 A JP56128600 A JP 56128600A JP 12860081 A JP12860081 A JP 12860081A JP S5831458 A JPS5831458 A JP S5831458A
- Authority
- JP
- Japan
- Prior art keywords
- address
- match
- signal
- program
- outputted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアドレスマツチ装置に係り、特に電子計算機、
マイクロコンビ凰−夕及びこれらの応用製品、まｋは開
発支援等を行う周辺機器に適用するに好適なアドレスマ
ツチ装置に関する。
マイクロコンビ凰−夕及びこれらの応用製品、まｋは開
発支援等を行う周辺機器に適用するに好適なアドレスマ
ツチ装置に関する。
プログラムの開発を友はデバッグ段階で使用する電子計
算機のコントロールパネルやコンソールハネル、ま几は
マイクロコンビ二一タ等のソフトウェア開発支援ツール
に付随するアドレスマツチ機能、つｔｂアドレス・スト
ップ、プログラムカウンタ停止（ＰＣＨＡＬＴ）やブレ
ークポイント等としては従来から以下に述べる様な方式
が知られている。
算機のコントロールパネルやコンソールハネル、ま几は
マイクロコンビ二一タ等のソフトウェア開発支援ツール
に付随するアドレスマツチ機能、つｔｂアドレス・スト
ップ、プログラムカウンタ停止（ＰＣＨＡＬＴ）やブレ
ークポイント等としては従来から以下に述べる様な方式
が知られている。
先ず、プログラムのデバッグ段階でプログラムの流れが
プログラマの意図する様に流れるか否かを確認し、プロ
グラムのミスを発見すべく、任意のストップアドレスを
指定し之後にプログラムをスタートさせて、ＣＰＵ（中
央処理装置）Ｋよるプログラム実行が指定し次ストップ
アドレスに到達するか否かでプログラムの良否を判一定
する。しかしながら、この方法ではソフトウェアやハー
ドウェアの暴走と異常動作に対して、一部しか診断出来
ず、次の様な欠点がある。
プログラマの意図する様に流れるか否かを確認し、プロ
グラムのミスを発見すべく、任意のストップアドレスを
指定し之後にプログラムをスタートさせて、ＣＰＵ（中
央処理装置）Ｋよるプログラム実行が指定し次ストップ
アドレスに到達するか否かでプログラムの良否を判一定
する。しかしながら、この方法ではソフトウェアやハー
ドウェアの暴走と異常動作に対して、一部しか診断出来
ず、次の様な欠点がある。
（１）サブルーチン内でアドレスマツチをかけたい場合
、そのサブルーチン内に入る度にストップす□る。つま
シ、サブルーチンの所定回数コール後のストップが出来
ない。このため当該所定数が小さければプログラマの手
動操作でも十分であるが、これが大きいと操作が大変で
ある。
、そのサブルーチン内に入る度にストップす□る。つま
シ、サブルーチンの所定回数コール後のストップが出来
ない。このため当該所定数が小さければプログラマの手
動操作でも十分であるが、これが大きいと操作が大変で
ある。
悸） データ転送や周辺機器の制御を伴う場合、プログ
ラムがストップしてもハードウェアは動作を続行する。
ラムがストップしてもハードウェアは動作を続行する。
この次め、プログラムかストップしｔ時点でソフトウェ
アとハードウェアの同期がとれなくなシ、以降の異常解
析が困謔となる。っｔシ、Ｉｊｋ濫の叉イクロコンビ為
−タ応用製品はハードウェアとソフトウェアの同時開発
進行が多い。従って、いかなる異状解析装置を用いても
ハードウェアを駆動するためのノアトウエアがハードウ
ェアに同期していなければ結果的には異常となり、この
状態でハードウェアとソフトウェアを解析するのは無理
である。例えば、データ転送では、任意のアドレスでス
トップさせると、以降は送信アンダーランまたは受信オ
ーバーランとなシ、ハードウェアはエラー処理等の動作
を実行する。従って、ある回数データ伝送を行った後は
、ハードウェアやソフトウェアの解析及び伝送データの
調査は出来ない。
アとハードウェアの同期がとれなくなシ、以降の異常解
析が困謔となる。っｔシ、Ｉｊｋ濫の叉イクロコンビ為
−タ応用製品はハードウェアとソフトウェアの同時開発
進行が多い。従って、いかなる異状解析装置を用いても
ハードウェアを駆動するためのノアトウエアがハードウ
ェアに同期していなければ結果的には異常となり、この
状態でハードウェアとソフトウェアを解析するのは無理
である。例えば、データ転送では、任意のアドレスでス
トップさせると、以降は送信アンダーランまたは受信オ
ーバーランとなシ、ハードウェアはエラー処理等の動作
を実行する。従って、ある回数データ伝送を行った後は
、ハードウェアやソフトウェアの解析及び伝送データの
調査は出来ない。
従って、本発明の目的は上述の従来技術の欠点をなくシ
、条件付でのアドレスマツチを可能とすることによシ、
ハードウェア、ソフトウェアの同時開発進行製品に対し
て、不完全なハードウェアとソフトウェアを解析できる
ようにし、更にハードウェアとソフトウェアが同期しで
動作する必要がある装置に対して確実な解析手段を与え
得る新規のアドレスマツチ装置を提供するにある。
、条件付でのアドレスマツチを可能とすることによシ、
ハードウェア、ソフトウェアの同時開発進行製品に対し
て、不完全なハードウェアとソフトウェアを解析できる
ようにし、更にハードウェアとソフトウェアが同期しで
動作する必要がある装置に対して確実な解析手段を与え
得る新規のアドレスマツチ装置を提供するにある。
以下、図面に従って本発明の詳細な説明する。・第１図
は本発明の一実施例に係るアドレスマツチ装置のブロッ
ク図で、同図中ｌはＣＰＵ、コはＣＰＵ／に対してスト
ップ指令ＨＡＬＴを与えるプルグラムストップ制御部、
ＡＢはアドレス信号を転送するためのアドレスバス、Ｃ
Ｂはコントロール信号を転送する次めのコントロールバ
ス、ギはオペレータが各種条件を入力するためのコンソ
ール。
は本発明の一実施例に係るアドレスマツチ装置のブロッ
ク図で、同図中ｌはＣＰＵ、コはＣＰＵ／に対してスト
ップ指令ＨＡＬＴを与えるプルグラムストップ制御部、
ＡＢはアドレス信号を転送するためのアドレスバス、Ｃ
Ｂはコントロール信号を転送する次めのコントロールバ
ス、ギはオペレータが各種条件を入力するためのコンソ
ール。
ＢＵ８／は制御用のアドレスデータや設定データを転送
スるデータバス、Ｊはコンソール参からの設定信号ＳＥ
Ｔ／に基いてＣＰＵ／を停止させたいマツチアドレスを
データバスＢＵ８／を介して取シ込み、このマツチアド
レスにアドレスバスＡＢ上のアドレスが一致した時にマ
ツチ信号ＭＡＴＣＨを出力すルアトレス一致検出部、！
はコンソールｌ ｉ）ｈ Ｃａｐ （７）設定信号５Ｅ
Ｔ−に基づいてマツチカウント数をデータバスＲＵＢ／
を介して取シ込み、アトｌレス一致検出部Ｊからのマツ
チ信号ＭＡ Ｔ ＣＨのカウント値電がマツチカウント
数に一致すると一致信号ＣＮＯを出力する制御カウンタ
である。
スるデータバス、Ｊはコンソール参からの設定信号ＳＥ
Ｔ／に基いてＣＰＵ／を停止させたいマツチアドレスを
データバスＢＵ８／を介して取シ込み、このマツチアド
レスにアドレスバスＡＢ上のアドレスが一致した時にマ
ツチ信号ＭＡＴＣＨを出力すルアトレス一致検出部、！
はコンソールｌ ｉ）ｈ Ｃａｐ （７）設定信号５Ｅ
Ｔ−に基づいてマツチカウント数をデータバスＲＵＢ／
を介して取シ込み、アトｌレス一致検出部Ｊからのマツ
チ信号ＭＡ Ｔ ＣＨのカウント値電がマツチカウント
数に一致すると一致信号ＣＮＯを出力する制御カウンタ
である。
かかる構成において、次にその動作を第２図のタイムチ
ャートに従９て説明する。ちなみに、第一図（４）はア
ドレスバスＡＢのアドレスタイきング。
ャートに従９て説明する。ちなみに、第一図（４）はア
ドレスバスＡＢのアドレスタイきング。
第−図俤）はコントロールバスＣＢの信号タイきング、
第ｉ図（ロ）はデータバスＢＵ８／のデータタイ建ング
、第２図（ロ）は設定信号８ＥＴ／、第一図（６）は設
定信号８１ＴＪ、第λ図（ロ）は制御カウンタＪからの
一致信号ＣＮＯ，第２図り）はデータ一致検出部３から
のマツチ信号ＭＡＹＣＨ，第コ図（６）はＣＰＵ／に対
するストップ指令ＨＡＬＴである。ちなみに、第２図の
タイムチャート中、ＴＩで示される〒がマツ □チアド
レス並びにマツチカウント数の設定期間、Ｔｌで示され
る期間が、プログラムスタート以降の期間である。
第ｉ図（ロ）はデータバスＢＵ８／のデータタイ建ング
、第２図（ロ）は設定信号８ＥＴ／、第一図（６）は設
定信号８１ＴＪ、第λ図（ロ）は制御カウンタＪからの
一致信号ＣＮＯ，第２図り）はデータ一致検出部３から
のマツチ信号ＭＡＹＣＨ，第コ図（６）はＣＰＵ／に対
するストップ指令ＨＡＬＴである。ちなみに、第２図の
タイムチャート中、ＴＩで示される〒がマツ □チアド
レス並びにマツチカウント数の設定期間、Ｔｌで示され
る期間が、プログラムスタート以降の期間である。
先ず、期間Ｔ１の最初において、コンソール参からデー
タバスＢＵＳ／に対してマツチアドレスを送出すると共
に設定信号８ＥＴ／をアドレス一致検出部Ｊに出力する
。その結果、アドレス一致検出部Ｊはマツチアドレスを
設定される。次に１コンソールダからデータバスＢＵ８
７に対してマツチカウント数を送出すると共に設定信号
ＢＥＴコを制御力□ウンタ！に出力する。その結果、制
御カウンタ！にはマツチカウント数が設定される。
タバスＢＵＳ／に対してマツチアドレスを送出すると共
に設定信号８ＥＴ／をアドレス一致検出部Ｊに出力する
。その結果、アドレス一致検出部Ｊはマツチアドレスを
設定される。次に１コンソールダからデータバスＢＵ８
７に対してマツチカウント数を送出すると共に設定信号
ＢＥＴコを制御力□ウンタ！に出力する。その結果、制
御カウンタ！にはマツチカウント数が設定される。
次に、期間Ｔ２において、ＣＰＵ／がプログラムの実行
を開始すると、ＣＰＵ／よシコントロールバスＣＢＫ対
して７工ツチ信号が出力される。このフェッチ信号はＣ
ＰＵのインストラクシ冒ンレジスタに対してインストラ
クシ璽ンコードを７エツチする時に発生する信号である
。アドレス一致検出部Ｊでは、この７エどチ信号に同期
して、アドレスバスＡＢ上のアドレスと一定されたマツ
チアドレスを比較して、一致が検出されればマツチ信号
ＭＡＴＣＨを制御カウンタ！並びにプログラムストップ
制御部コに出力する。なお、制御カウンタ！はプリセッ
タプルダウンカウンタ構成を採シ、当初設定されたマツ
チカウント数をマツチ（ＩＮ号ＭＡ−ＴＣＨが入力され
る毎にカウントダウンする。さて、予め設定されたマツ
チカウント数をＮとすると、マツチ信号ＭＡＴＣＨがＮ
同人カされると制御カウンタｊは「０」となシ、これを
表′わす信号、つまシ一致信号ＣＮＯをプログラムスト
ップ制御部コに出力する。
を開始すると、ＣＰＵ／よシコントロールバスＣＢＫ対
して７工ツチ信号が出力される。このフェッチ信号はＣ
ＰＵのインストラクシ冒ンレジスタに対してインストラ
クシ璽ンコードを７エツチする時に発生する信号である
。アドレス一致検出部Ｊでは、この７エどチ信号に同期
して、アドレスバスＡＢ上のアドレスと一定されたマツ
チアドレスを比較して、一致が検出されればマツチ信号
ＭＡＴＣＨを制御カウンタ！並びにプログラムストップ
制御部コに出力する。なお、制御カウンタ！はプリセッ
タプルダウンカウンタ構成を採シ、当初設定されたマツ
チカウント数をマツチ（ＩＮ号ＭＡ−ＴＣＨが入力され
る毎にカウントダウンする。さて、予め設定されたマツ
チカウント数をＮとすると、マツチ信号ＭＡＴＣＨがＮ
同人カされると制御カウンタｊは「０」となシ、これを
表′わす信号、つまシ一致信号ＣＮＯをプログラムスト
ップ制御部コに出力する。
プログラムストップ制御部コ、は一致信号ＣＮＯを受け
ている時にマツチ信号ＭＡＴＣＨをアドレス一致検出部
３よシ受は取ると、ストップ指令ＨＡＬＴをＣＰＵ／に
出力し、プログラムの進行を停止させる。
ている時にマツチ信号ＭＡＴＣＨをアドレス一致検出部
３よシ受は取ると、ストップ指令ＨＡＬＴをＣＰＵ／に
出力し、プログラムの進行を停止させる。
なお、制御カウンタ！に設定出来るマツチカウント数の
最大値は内蔵されるカウンタのビット数による。また、
一致検出の方式も、必ずしもダ６−ンカウント方式とす
る必要はなく、ディジタルコンパレータを用いてもよい
。この場合、マツチカウント数が同じである限シ再設定
する必要がないというメリットを生ずる。
最大値は内蔵されるカウンタのビット数による。また、
一致検出の方式も、必ずしもダ６−ンカウント方式とす
る必要はなく、ディジタルコンパレータを用いてもよい
。この場合、マツチカウント数が同じである限シ再設定
する必要がないというメリットを生ずる。
計算機の周辺機器はオペレーティングシステムの管理下
において、ドライバルーチンにて制御されるものであシ
、これはマイクロコンビエータであっても同じである。
において、ドライバルーチンにて制御されるものであシ
、これはマイクロコンビエータであっても同じである。
例えば、伝送制御モジ為−ルにおいては、このモジエー
ルとＣＰＵがデータの送受を行うのはドライバルーチン
の中のあるサブルーチンだけである。従って、プログラ
ムはこのサブルーチンを何回も通過する。そして１この
時は送受データが違うだけである。このような場合に本
発明に係るアドレスマツチ装置を用いれば任意のルーチ
ンにおける所定のアドレスでＣＰＵを停止させることが
出来るため、仁の間の異常についてプログラムの良否を
効果的に判断する仁とか出来る。
ルとＣＰＵがデータの送受を行うのはドライバルーチン
の中のあるサブルーチンだけである。従って、プログラ
ムはこのサブルーチンを何回も通過する。そして１この
時は送受データが違うだけである。このような場合に本
発明に係るアドレスマツチ装置を用いれば任意のルーチ
ンにおける所定のアドレスでＣＰＵを停止させることが
出来るため、仁の間の異常についてプログラムの良否を
効果的に判断する仁とか出来る。
一方、近年では計算機の周辺機器は高度化し、ファーム
ウェア化されつつある。かかる系で、ハードウェア、ソ
フトウ眞ア、ファームウェアの異常解析を行う場合、ソ
フトウェアが停止してもハードウェアやファームウェア
は動作を続行する。
ウェア化されつつある。かかる系で、ハードウェア、ソ
フトウ眞ア、ファームウェアの異常解析を行う場合、ソ
フトウェアが停止してもハードウェアやファームウェア
は動作を続行する。
これに対して、従来は鮪１回目のマツチポイントに到達
するまでの動作解析は可能でＴｏ、たが、それ以降の動
作解析は不可能であった０しかしながら１本発明のアド
レスマツチ装置を用いれば、任意の回数だけアドレスマ
ツチポイントを無視してプログラムを続行させる□こと
が出来るため１段階的に−ＣＰυを停止させながら、効
率良く異常解析を行うことが可能である０
′以上述べたように本発明によれば、コンビ、−タ
郷の動作解析をアドレス指定点でＣＰＵを停止させなが
ら行うシステムに）いて、所望のアドレスマツチ点を指
定してここでＣＰＵを停止させることを可能としたため
、プログラムの動作解析を大幅に効率化し得る新規のア
ドレスマツチ装置を得ることが出来る。
するまでの動作解析は可能でＴｏ、たが、それ以降の動
作解析は不可能であった０しかしながら１本発明のアド
レスマツチ装置を用いれば、任意の回数だけアドレスマ
ツチポイントを無視してプログラムを続行させる□こと
が出来るため１段階的に−ＣＰυを停止させながら、効
率良く異常解析を行うことが可能である０
′以上述べたように本発明によれば、コンビ、−タ
郷の動作解析をアドレス指定点でＣＰＵを停止させなが
ら行うシステムに）いて、所望のアドレスマツチ点を指
定してここでＣＰＵを停止させることを可能としたため
、プログラムの動作解析を大幅に効率化し得る新規のア
ドレスマツチ装置を得ることが出来る。
第１図は本発明の一実施例に係るアドレスマツチ装置の
ブロック図。 、 第２図は第１図の構成の動作を説明するメイムチ
ャートである◇ ｌ・・・ＣＰＵ、２・・・プログラムストップ制御部。 ３・・・アドレス−ａｌＩｌｔＢ部、ａ・・・コンソー
ル、！、・・・制御カウンタ。 出願人代理人 猪 股 清
ブロック図。 、 第２図は第１図の構成の動作を説明するメイムチ
ャートである◇ ｌ・・・ＣＰＵ、２・・・プログラムストップ制御部。 ３・・・アドレス−ａｌＩｌｔＢ部、ａ・・・コンソー
ル、！、・・・制御カウンタ。 出願人代理人 猪 股 清
Claims (1)
- 検出すべきアドレスを設定されると共にアドレスバスの
アドレスと設定アドレスを突き合せてアドレスマツチ信
号を出力する手段と、アドレス検出の回数を設定される
と共にアドレスマツチ信号を計数し、この計数値と設定
回数が一致した時に一致信号を出力する手段とを具える
ことを特徴とするアドレスマツチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56128600A JPS5831458A (ja) | 1981-08-17 | 1981-08-17 | アドレスマツチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56128600A JPS5831458A (ja) | 1981-08-17 | 1981-08-17 | アドレスマツチ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5831458A true JPS5831458A (ja) | 1983-02-24 |
Family
ID=14988775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56128600A Pending JPS5831458A (ja) | 1981-08-17 | 1981-08-17 | アドレスマツチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831458A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208681A (ja) * | 1983-05-12 | 1984-11-27 | Nec Corp | 印字装置 |
| JPS6123253A (ja) * | 1984-07-11 | 1986-01-31 | Hitachi Ltd | デ−タ処理システム |
| JPH06161822A (ja) * | 1992-11-20 | 1994-06-10 | Mitsubishi Electric Corp | マイクロプロセッサ |
| CN103279326A (zh) * | 2009-12-23 | 2013-09-04 | 上海高性能集成电路设计中心 | 一种用于软件调试的微处理器数据流地址匹配自陷装置 |
-
1981
- 1981-08-17 JP JP56128600A patent/JPS5831458A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208681A (ja) * | 1983-05-12 | 1984-11-27 | Nec Corp | 印字装置 |
| JPS6123253A (ja) * | 1984-07-11 | 1986-01-31 | Hitachi Ltd | デ−タ処理システム |
| JPH06161822A (ja) * | 1992-11-20 | 1994-06-10 | Mitsubishi Electric Corp | マイクロプロセッサ |
| CN103279326A (zh) * | 2009-12-23 | 2013-09-04 | 上海高性能集成电路设计中心 | 一种用于软件调试的微处理器数据流地址匹配自陷装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114968681A (zh) | 监测i2c总线通信异常的方法及装置、i2c主设备 | |
| JPS5831458A (ja) | アドレスマツチ装置 | |
| EP0997819B1 (en) | Dynamic event recognition | |
| KR100514748B1 (ko) | 범용 직렬 버스의 프레임 시작 신호를 이용한 직접 메모리엑세스 방법 및 장치 | |
| CN117082107B (zh) | 通讯调试设备、通讯调试方法 | |
| JP3257656B2 (ja) | デバッグ装置 | |
| JPH10228395A (ja) | 制御用コントローラの異常診断装置 | |
| CN120111015A (zh) | 交换机、交换机管理方法、设备及介质 | |
| RU1815643C (ru) | Устройство дл отладки программ микроЭВМ | |
| SU1117625A1 (ru) | Устройство дл сопр жени однородной вычислительной системы | |
| JPS6051744B2 (ja) | 擬似障害発生方式 | |
| KR900002497Y1 (ko) | 팜웨어(Firmware) 동작 분석 장치 | |
| RU6251U1 (ru) | Имитатор ир-60 для отладки корабельных цифровых управляющих систем | |
| JPH05204680A (ja) | 情報処理装置の誤動作防止方式 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS61269756A (ja) | バス監視装置 | |
| JPS62175848A (ja) | デ−タ処理システムの入出力動作監視方式 | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPH01276249A (ja) | ログアウト制御方式 | |
| JPH08171519A (ja) | Ｃｐｕ装置 | |
| JPH01217526A (ja) | マイクロコンピュータシステム | |
| JPH0259827A (ja) | 情報処理装置の診断確認方式 | |
| JPH0916439A (ja) | 特定データトレース装置 | |
| JPS6218068B2 (ja) | ||
| JPH01144146A (ja) | 入出力処理装置 |