JPS5831474A - アナログ二乗演算回路 - Google Patents
アナログ二乗演算回路Info
- Publication number
- JPS5831474A JPS5831474A JP12975281A JP12975281A JPS5831474A JP S5831474 A JPS5831474 A JP S5831474A JP 12975281 A JP12975281 A JP 12975281A JP 12975281 A JP12975281 A JP 12975281A JP S5831474 A JPS5831474 A JP S5831474A
- Authority
- JP
- Japan
- Prior art keywords
- current
- input
- multiplier
- terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/20—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for evaluating powers, roots, polynomes, mean square values or standard deviation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明社、１象限電流乗算器を用いて構成したアナロ
グ二乗演算回路に関する。
グ二乗演算回路に関する。
従来、アナログ二乗演算を行なう・には、四象限乗算器
の２個の入力端子に入力信号を印加し出力端子より入力
信号の二乗値を得る方法が−ＩＩＩＩＫとられていた。
の２個の入力端子に入力信号を印加し出力端子より入力
信号の二乗値を得る方法が−ＩＩＩＩＫとられていた。
しかし四象限乗算器の構成は通常かなり複雑で門シ、二
乗演算には無駄が多く、コスト面で問題があった。
乗演算には無駄が多く、コスト面で問題があった。
この発明の目的は、回路的に簡単表１象限電流乗算器を
用いて二乗演算を行なうことができるアナログ二乗演算
回路を提供することにある。
用いて二乗演算を行なうことができるアナログ二乗演算
回路を提供することにある。
この発明の原理を第１図を用いて説明する。
第１１はこの発明の基本的な構成を示したもので、１象
限電流乗算器１０と、第゛１、第２の電圧−電流変換器
１１．１２とから構成され、入力端子対１，２間に与え
られる入力電圧信号に対し、出力端子３にその二乗値、
すなわち対称２次関数の出力電流信号が得られるように
なっている。
限電流乗算器１０と、第゛１、第２の電圧−電流変換器
１１．１２とから構成され、入力端子対１，２間に与え
られる入力電圧信号に対し、出力端子３にその二乗値、
すなわち対称２次関数の出力電流信号が得られるように
なっている。
ｌ−象限電流乗算器１０Ｆｉその概念を第２図に一示し
たように例えに第１〜第３の電流入力端子Ｔ１〜Ｔ１と
１個の出力端子Ｔ４を持ち、ＴＩに流入する電流値を輸
１ｐＴｌ よシ流出する電流値を匂１．テ３より流出す
る電流値を輸。とじたとき、 な１電流値（。、すなわち輸、と’Ｎ２との積に比例し
た電流値を出力端子Ｔ４に得ゐものである。
たように例えに第１〜第３の電流入力端子Ｔ１〜Ｔ１と
１個の出力端子Ｔ４を持ち、ＴＩに流入する電流値を輸
１ｐＴｌ よシ流出する電流値を匂１．テ３より流出す
る電流値を輸。とじたとき、 な１電流値（。、すなわち輸、と’Ｎ２との積に比例し
た電流値を出力端子Ｔ４に得ゐものである。
第２図のように表６される１象限電流乗算器；＝の具体
１な構成例を一Δ図に示す。とれはトランジスタＱ＊＊
Ｑ＊からなる第１の可変利得回路３１と、トランジスタ
ＱＩＩＱ４および演算増幅器Ａからなる第２の一可変利
得回路＃２とを組合せたものである。す表わち、第１の
可変利得回路３１はＱｔ−Ｑｓのエイツタ結合点Ｎ、か
ら流出する電流値輸、にオして、Ｑｌ 。
１な構成例を一Δ図に示す。とれはトランジスタＱ＊＊
Ｑ＊からなる第１の可変利得回路３１と、トランジスタ
ＱＩＩＱ４および演算増幅器Ａからなる第２の一可変利
得回路＃２とを組合せたものである。す表わち、第１の
可変利得回路３１はＱｔ−Ｑｓのエイツタ結合点Ｎ、か
ら流出する電流値輸、にオして、Ｑｌ 。
Ｑｓ（Ｄコレクタに
なる出力電流が得られるもので、ゲイン絋Ｑｔｅ。
Ｑｓのペース電圧！ｌ＋！１の差で゛決定される。
但し、ｖｔ ＝ｋＴ／ｑ （ｋＦｉｚルツ”ｖｙ定数、
テは絶対温度、ｑａ電子の電荷量）を表わす。 （２）
。
テは絶対温度、ｑａ電子の電荷量）を表わす。 （２）
。
（３）式はｘｌとｘｌとの差の指数関数によって関連づ
けられているため、その利得制御特性社葬ａｍとなる。
けられているため、その利得制御特性社葬ａｍとなる。
第２６可変利得回路ｊ２は演算増幅器Ａの非反転入力端
一）ＪｌにトランジスタＱ４のコレクタを接−し、Ｑ４
のペースに演算増幅器Ａの出力−Ｎ３を接“絖し上気帰
還回路を構成したもので、入力電流軸ｉと出力ｘ３との
間には、 表る関係がある。すなわち、その利得制御特性は、第１
の可変利得制御回路３１のそれと逆となる。
一）ＪｌにトランジスタＱ４のコレクタを接−し、Ｑ４
のペースに演算増幅器Ａの出力−Ｎ３を接“絖し上気帰
還回路を構成したもので、入力電流軸ｉと出力ｘ３との
間には、 表る関係がある。すなわち、その利得制御特性は、第１
の可変利得制御回路３１のそれと逆となる。
従って、第３１に示すように第１、第２の可変利得回路
月、３２を組合せると、（２） 、 （４）式よ１４１
＄４・とおけは、（１）式が成立し、１象限電流兼算器
となる。但し、（・、輸４．匂、≧０゜輸、〉０である
ン なお、＠２図、第３図において基準電位端子Ｔｉ−Ｔ＠
にはそれぞれｖｒ＊ｆ１ ”ｒｖｆ２ （”１Ｅｍ ）
なる電位が与えられ、ｖｒ、ｆ、により端子Ｔ１の電位
が決定され、■ によシ端子Ｔ Ｈｅ Ｔ ＠ｒ＠ｔ
２ 。
月、３２を組合せると、（２） 、 （４）式よ１４１
＄４・とおけは、（１）式が成立し、１象限電流兼算器
となる。但し、（・、輸４．匂、≧０゜輸、〉０である
ン なお、＠２図、第３図において基準電位端子Ｔｉ−Ｔ＠
にはそれぞれｖｒ＊ｆ１ ”ｒｖｆ２ （”１Ｅｍ ）
なる電位が与えられ、ｖｒ、ｆ、により端子Ｔ１の電位
が決定され、■ によシ端子Ｔ Ｈｅ Ｔ ＠ｒ＠ｔ
２ 。
の電位が非反転的に決定される。
この発明で用いる１象限電流乗算器１ｅＦｉ路２図、＃
Ｉ３図に示したものに限定されず、要す−るに少なくと
も第１、第２の電流入力端子Ｔ１−Ｔ、と出力端子Ｔ４
を持ち、ＴＩに流入する電流値（８，とＴ、よシ流出す
る電流値’１２との積に比例した電流値輸、が出力端子
Ｔ４に得られるものであればなんでもよい。
Ｉ３図に示したものに限定されず、要す−るに少なくと
も第１、第２の電流入力端子Ｔ１−Ｔ、と出力端子Ｔ４
を持ち、ＴＩに流入する電流値（８，とＴ、よシ流出す
る電流値’１２との積に比例した電流値輸、が出力端子
Ｔ４に得られるものであればなんでもよい。
第１図において、入力端子対２．２間に印加される入力
電圧信４Ｋ［：Ｖ］は第１、ＪＲ２（り電圧−電流変換
器（以下Ｖ／Ｉ変換器という）に与えられる。これら第
１、第２のＶ／Ｉ変換１１１Ｍ １ 。
電圧信４Ｋ［：Ｖ］は第１、ＪＲ２（り電圧−電流変換
器（以下Ｖ／Ｉ変換器という）に与えられる。これら第
１、第２のＶ／Ｉ変換１１１Ｍ １ 。
１２は、入力電圧信号ｘ （Ｖ）をｋ〔〜僧〕なる１次
の賓換係数による直線的、結合で電圧−電流変換してｋ
ｘ［ム〕なる電流信号を得□るとともに、この電流信号
ｋ ｘ ［Ａ］と１〔ム〕なる正の同一バイアス電流と
を、ｋｘ（ム〕を互いに逆極性に加算し１それぞれ：Ｆ
ｋＸ＋＆ｌ±に！＋１として端子Ｔ１＊Ｔ１へ結合せし
める。このとき、端子Ｔ、から定電流回路ＺＪ（後述す
るようにカレントミラー回路でもよい）によシ’Ｎ３
［Ａ］なる一定電流値を引出すようにしておけに１乗算
器１０の出力端子Ｔ ４（Ｊ）に なる出力端ｆｆ、ｔ 、すなわちｘ ［Ｖ］に対し１次
項のない対称２次関数の１ｍｍ号が得られる。なお、第
１１第２のＶ／Ｉ変換器Ｚ”Ｚ 、 １２はある定数を
乗じた電流信号を出力するものでもよく、その定数をｐ
、ｑとおけば（５）式は となる。
の賓換係数による直線的、結合で電圧−電流変換してｋ
ｘ［ム〕なる電流信号を得□るとともに、この電流信号
ｋ ｘ ［Ａ］と１〔ム〕なる正の同一バイアス電流と
を、ｋｘ（ム〕を互いに逆極性に加算し１それぞれ：Ｆ
ｋＸ＋＆ｌ±に！＋１として端子Ｔ１＊Ｔ１へ結合せし
める。このとき、端子Ｔ、から定電流回路ＺＪ（後述す
るようにカレントミラー回路でもよい）によシ’Ｎ３
［Ａ］なる一定電流値を引出すようにしておけに１乗算
器１０の出力端子Ｔ ４（Ｊ）に なる出力端ｆｆ、ｔ 、すなわちｘ ［Ｖ］に対し１次
項のない対称２次関数の１ｍｍ号が得られる。なお、第
１１第２のＶ／Ｉ変換器Ｚ”Ｚ 、 １２はある定数を
乗じた電流信号を出力するものでもよく、その定数をｐ
、ｑとおけば（５）式は となる。
ところで、第１図の構成においては第１、第２のＶ！変
換器１１．１２によって壬ｋ ｘ ＋ ａ ｐ±ｋｘ＋
ａなる第１．１１ｇ２の電流信号をパ２ンスよ〈取出す
必賛がある。これらの／４２ンスが悪いと出力電流（。
換器１１．１２によって壬ｋ ｘ ＋ ａ ｐ±ｋｘ＋
ａなる第１．１１ｇ２の電流信号をパ２ンスよ〈取出す
必賛がある。これらの／４２ンスが悪いと出力電流（。
に誤差が生じるからである。
この発明では、第１、第２のＶ／Ｉ変換器をいずれ屯抵
抗とカレントミラー回路で弗酸することによりて、この
要求を実現している。
抗とカレントミラー回路で弗酸することによりて、この
要求を実現している。
第４図はこの発明の一実施例を示したもので、菖１のＶ
／Ｉ変換器１１は入力電圧信号Ｘが印加される入力端子
対１．２の一方の端子ｌに一端が接続された第１の抵抗
ｒｌ と、この抵抗ｒ１の他端に入力端ｐｔｔが接続さ
れ出力端ｐｔｓが１象限電流乗算器１０の第１の電流入
力端子Ｔ１に接続された第１のカレントミラー回路ＣＭ
Ｉとから構成され、また絽２のＶ／Ｉ変換器１２も同様
に端子ｌに一端が接続されｆｃ謝２の抵抗ｒｌと、この
抵抗ｒｈｏ他端に入力端ｐＨが接続され出力端Ｐｓ３が
１象限を流乗算髄１０Ｃ）第２０電流入力端子ＴｓＫ−
接続された第２のカレントンツー回路ＣＭＩ とから構
成されている。
／Ｉ変換器１１は入力電圧信号Ｘが印加される入力端子
対１．２の一方の端子ｌに一端が接続された第１の抵抗
ｒｌ と、この抵抗ｒ１の他端に入力端ｐｔｔが接続さ
れ出力端ｐｔｓが１象限電流乗算器１０の第１の電流入
力端子Ｔ１に接続された第１のカレントミラー回路ＣＭ
Ｉとから構成され、また絽２のＶ／Ｉ変換器１２も同様
に端子ｌに一端が接続されｆｃ謝２の抵抗ｒｌと、この
抵抗ｒｈｏ他端に入力端ｐＨが接続され出力端Ｐｓ３が
１象限を流乗算髄１０Ｃ）第２０電流入力端子ＴｓＫ−
接続された第２のカレントンツー回路ＣＭＩ とから構
成されている。
そして、Ｗ４１％第２のカレントミツ−回路ＣＭ１＃Ｃ
Ｍｌの各入力端２口、 ｐｍｔの電位は、入力端子対１
，２の他方の端子２に対して、対称電位に保たれている
。すなわちＰＨＩ ｘ ｐＨ（２；）端子２に対する電
位をＶＢ、−ＶＢとすれば１Ｖｓｌ＝ｌＶｓｌである。
Ｍｌの各入力端２口、 ｐｍｔの電位は、入力端子対１
，２の他方の端子２に対して、対称電位に保たれている
。すなわちＰＨＩ ｘ ｐＨ（２；）端子２に対する電
位をＶＢ、−ＶＢとすれば１Ｖｓｌ＝ｌＶｓｌである。
今、第１、第２の抵抗ｒｌ＊ｒｌの値を同じ記号で表わ
すと、これらの抵抗’１ｅｒｌを流れる電流値匂１．ｒ
’２扛− ７ｘ＋ｖ。
すと、これらの抵抗’１ｅｒｌを流れる電流値匂１．ｒ
’２扛− ７ｘ＋ｖ。
（１，＝□ ・・・（７）１
となる。従りて、第１１第２の電流信号軸、。
’Ｎ２は、第１、第２のカレントミラー回路ＣＭ！ｒＣ
Ｍ、の電流増幅率をα１ 、α３とすると、輸、−α、
す。
Ｍ、の電流増幅率をα１ 、α３とすると、輸、−α、
す。
α１ （ｘ 十Ｖ１ ）
＝□ ・・・（９）
１
輸、＝α２匂。
α２（Ｘ＋Ｖ２）
＝□ ・・・輪
２
となる、よりて、（１） ＋ （９）ｔ（６）式より出
力電流（。は となる、ζこでｌＶｔ１−ＩＶｓｌであるから、イ。は
結局、 となシ、（６）式と同様、対称２次関数となる。
力電流（。は となる、ζこでｌＶｔ１−ＩＶｓｌであるから、イ。は
結局、 となシ、（６）式と同様、対称２次関数となる。
このような構成であれば、ｖｌと−ｖ３とが端子２に対
し対称電位に保たれているため、（７）。
し対称電位に保たれているため、（７）。
（８）式の（、（のバランスを常にとることがｊｌ
ｆ２ でき、出力電流軸の誤差を少なくすることができる。
ｆ２ でき、出力電流軸の誤差を少なくすることができる。
なお、第１１第２のカレントミラー回路ＣＭＩ。
ＣＭｓは例えば、互いに相補製のトランジスタを用いて
簡単に＃＃成することができる。すなわち、菖４図にお
いては纂１のカレントミツ−回路ＣＭＩはａｌｌ、第２
のＰＮＰ ）ランジスタＱｔｔ 。
簡単に＃＃成することができる。すなわち、菖４図にお
いては纂１のカレントミツ−回路ＣＭＩはａｌｌ、第２
のＰＮＰ ）ランジスタＱｔｔ 。
Ｑｘｓによりて構成され、ｑｌにの；レクタおよびペー
スは島１の抵抗ｒｌの他端に共通接続され、ＱｔｓＯコ
レクタは端子ＴｓＫ接続され、Ｑｌ、。
スは島１の抵抗ｒｌの他端に共通接続され、ＱｔｓＯコ
レクタは端子ＴｓＫ接続され、Ｑｌ、。
Ｑｌｍのニオツタは第１の定電位点である正の電圧源＋
ｖ１に接続されている。また、第２のカレントさシー回
路ＣＭ、は第１、第２ＯＮＰＮ ）ランジスタＱｓｓ
＋ Ｑｓｍによりて構成され、Ｑ、。
ｖ１に接続されている。また、第２のカレントさシー回
路ＣＭ、は第１、第２ＯＮＰＮ ）ランジスタＱｓｓ
＋ Ｑｓｍによりて構成され、Ｑ、。
のコレクタおよびベースは第２の抵抗ｒ１の他端に接続
され、Ｑｓｓのコレクタは端子Ｔ、に接続され、（ｈｘ
ｅ Ｑｍ＊のエミッタ線第１の定電位点より低電位の
第２の定電位点である負の電圧源−ＶａＫ＊続されてい
る。
され、Ｑｓｓのコレクタは端子Ｔ、に接続され、（ｈｘ
ｅ Ｑｍ＊のエミッタ線第１の定電位点より低電位の
第２の定電位点である負の電圧源−ＶａＫ＊続されてい
る。
この揚台、第１、第２のカレントミラー回路ＣＭ １
＋ ＣＭ ｓの電流増幅率α１ 、α鵞はいずれもは
は１となるから、出力電流ｉは となる。
＋ ＣＭ ｓの電流増幅率α１ 、α鵞はいずれもは
は１となるから、出力電流ｉは となる。
このようにｊｌｌ、第２のカレントミラー回路ＣＭ ＠
ｅ ＣＭ ｓを各々ＰＮＰ ）ランジスタ、ＮＰＮ
トランジスタで構成すれに１両者の熱的なバランスを保
つことによって、に）式におけるｘ３の項は温度ドリフ
トの影替を受けなくなり、よシ一層（の誤差を少々くす
ることができる。
ｅ ＣＭ ｓを各々ＰＮＰ ）ランジスタ、ＮＰＮ
トランジスタで構成すれに１両者の熱的なバランスを保
つことによって、に）式におけるｘ３の項は温度ドリフ
トの影替を受けなくなり、よシ一層（の誤差を少々くす
ることができる。
・
なお、以上の説明では入力端子対１．２間に印加される
入力電圧信号真に対して二乗演算を行なったが、端子１
と第１、第２の抵抗ｒｌ ｍｒ３の一端との間に直流
分阻止用のコンデンサＣを介在させることによって、入
力電圧信号！の交流成分に対してのみの二乗演算を行な
うことも可能である。この場合、ｊＩ＆１、第２の抵抗
ｒ１ｇｒｇを流れる直流Ｉ 、１ は共通となｒｌ
ｒ２ り１ となる、従って、輸１１ ’Ｎ２社 とな９、出力端ｋ（。は （冨、 （Ｉｒｔ ）（Ｉｒ、” ）
・・・（ロ）ＳＮＩＳ ｒｌ
ｒ２となる。ここで１＝ｒ３とすれに １ （〜２５）・−・・） ・・・（ト）ｒｌ”ｓＨ
３２ となって、や紘シ対称２次関数となる。
入力電圧信号真に対して二乗演算を行なったが、端子１
と第１、第２の抵抗ｒｌ ｍｒ３の一端との間に直流
分阻止用のコンデンサＣを介在させることによって、入
力電圧信号！の交流成分に対してのみの二乗演算を行な
うことも可能である。この場合、ｊＩ＆１、第２の抵抗
ｒ１ｇｒｇを流れる直流Ｉ 、１ は共通となｒｌ
ｒ２ り１ となる、従って、輸１１ ’Ｎ２社 とな９、出力端ｋ（。は （冨、 （Ｉｒｔ ）（Ｉｒ、” ）
・・・（ロ）ＳＮＩＳ ｒｌ
ｒ２となる。ここで１＝ｒ３とすれに １ （〜２５）・−・・） ・・・（ト）ｒｌ”ｓＨ
３２ となって、や紘シ対称２次関数となる。
第Ｓ図にこの発明をＲＭ８検波回路に応用した例を示す
、入力端子１０１に与えられる入力信号は、二乗演算回
路１０２および積分器１０３を通して二乗平均がとられ
る。積分器１０３は単なるＣＲ積分型のものでもよい。
、入力端子１０１に与えられる入力信号は、二乗演算回
路１０２および積分器１０３を通して二乗平均がとられ
る。積分器１０３は単なるＣＲ積分型のものでもよい。
積分器１０３の出力社、演算増幅器１０４とその帰還路
に設けられた二乗演算回路１０６からなる平方器により
てＩＡ乗機がとられる。これによりて出力端子１０６に
入力信号の１Ｍ８ （Ｒｏｏｔ Ｍ＠ａｎ１３ｑｎａｒ
・）値が得られる。
に設けられた二乗演算回路１０６からなる平方器により
てＩＡ乗機がとられる。これによりて出力端子１０６に
入力信号の１Ｍ８ （Ｒｏｏｔ Ｍ＠ａｎ１３ｑｎａｒ
・）値が得られる。
こ゛めような回路において、二乗演算回路１０２゜１０
６にこの発明のアナログ二乗演算回路を用いれば、回路
全体を簡単に構成することができる。
６にこの発明のアナログ二乗演算回路を用いれば、回路
全体を簡単に構成することができる。
以上説明したように、この発明によれば１象限電流乗算
器に若干の回路を付加するととＫよって、四象限乗算器
を用いた従来の構成に比べ大幅に簡略化された経済的な
構成のアナログ二乗演算回路が得られる。また、この発
明によるアナログ二乗演算回路は本質的に出力の誤差が
少なく、高安定、高精度な二乗演算が可能である。
器に若干の回路を付加するととＫよって、四象限乗算器
を用いた従来の構成に比べ大幅に簡略化された経済的な
構成のアナログ二乗演算回路が得られる。また、この発
明によるアナログ二乗演算回路は本質的に出力の誤差が
少なく、高安定、高精度な二乗演算が可能である。
第１口拡この発明に係るアナログ二乗演算回路の基本構
成を示す図、第２図は１象限電流乗算器の概念図、第３
図は１象限電流乗算器の具体的構成例を示す図、第４論
はこの発明の実施例を示す図、第５図はこの発明の応用
例としてのＲＭ８検波回路を示す図である。 １・・・入力端子、３・・・出力端子、１０・・・１象
限電流乗算器、１１・・・弗１の電圧−電流変換器、１
２・・・第２の電圧−を派変換器、ＩＩＩ・・・定電流
出願人代理人 弁理士 鈴 江 武 彦第２図 ＩＮ３ １８２ 第３Ｉｉ ◆Ｖｃｃ
成を示す図、第２図は１象限電流乗算器の概念図、第３
図は１象限電流乗算器の具体的構成例を示す図、第４論
はこの発明の実施例を示す図、第５図はこの発明の応用
例としてのＲＭ８検波回路を示す図である。 １・・・入力端子、３・・・出力端子、１０・・・１象
限電流乗算器、１１・・・弗１の電圧−電流変換器、１
２・・・第２の電圧−を派変換器、ＩＩＩ・・・定電流
出願人代理人 弁理士 鈴 江 武 彦第２図 ＩＮ３ １８２ 第３Ｉｉ ◆Ｖｃｃ
Claims (3)
- （１）′第１の電流入力端子に流入する電流値と第２の
電泳入力端子より流出する電流値との積に比例した電流
値を出力端子に得る１象限電流乗算器と、入力電圧信号
を直−的結合によ〕電圧−電流変換した電流信号と正の
同一バイアス電流とを上記電流信号を互いに逆極性にし
て加算したｗｌｌ、第２の電流信号を得る第１、篤２の
電圧−電流変換器とを備え、前記纂１１第゛２？電流信
号を前記乗算ｌＢの第１、纂２の電流入力端子に結合し
て、前記乗算器の出力端子に前記入力電圧信号の対称２
次閾数ＯａＳ力電流信号を得るアナログ二乗演算回路で
ありて、前記第１の電圧−電流変換器は前記入力電圧信
号が印加される入力端子対の一方の端子、に一端が接続
された第１の抵抗と、この籐１の抵抗Ｏ他端に入力端が
接続され出力端が前記乗算器の第１の電流入力端子に接
続され次第１のカレントミラー回路とから構成され、前
記亀２の電圧一覧流変換器社前記入力端子対の一方の入
力端子に一端が接続された第２の抵抗と、この第２の抵
抗の他端に入力端が接続され出力端が前記乗算器の第２
の電流入力端子に接続された第２のカレントミラー回路
とから構成され、さらに前記第１ 、＃ｊ ２のカレン
トミラー回路の各入力端の電位は前記入力端対の他方の
部子に対して対称電位に保たれていることを特徴とする
アナログ二乗演算回路。 - （２）第１のカレントミラー回路は、コレクタおよびベ
ースがｊｌｌの抵抗の他端に共通接続されエイツタが第
１の定電位点に接続された第１のＰＮＰ ）ランジスタ
と、この第１のｐＮＰ ） ？ンジスタとベースどうし
か結合され工建ツタが第１の定電位、点に接続されコレ
クタが１象限電流乗算器の第１の電流入力端子に接続さ
れた第２のＰＮＰ ）ランジスタとから構成され、＃２
のカ″）″２二〇′は・＊ Ｖ ／ ｆｉ ＞ Ｉ Ｕ
４ ＝ ｘゝ第２の抵抗の他端に共通接続されエミッ
タが前記第１の定電位点より低電位の纂２の定電位点に
接続された弗１のＮＰＮ ）ツンジスタと、この第１の
ＮＰＮ ）ランジスタとベースどうしが結合されエンツ
タが諮２の定電位点に接続されコレクタが１象限電流乗
算器の纂２の電流入力端子に接続された第２ＯＮＰＮ
）ランジスタとから構成されることを特徴とする特許請
求の範囲第１項記載のアナログ二乗演算回路。 - （３）第１、第２の抵抗の一端れコンデンサを介して入
力端子対の一方の端子に接続されていることを特徴とす
る特許請求の範囲第１項記載のアナログ、二乗演算回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12975281A JPS6027061B2 (ja) | 1981-08-19 | 1981-08-19 | アナログ二乗演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12975281A JPS6027061B2 (ja) | 1981-08-19 | 1981-08-19 | アナログ二乗演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5831474A true JPS5831474A (ja) | 1983-02-24 |
| JPS6027061B2 JPS6027061B2 (ja) | 1985-06-27 |
Family
ID=15017316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12975281A Expired JPS6027061B2 (ja) | 1981-08-19 | 1981-08-19 | アナログ二乗演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027061B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6128497A (ja) * | 1984-07-20 | 1986-02-08 | Masao Kanazawa | 水中・水底への空気注入装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0393472U (ja) * | 1990-01-16 | 1991-09-24 |
-
1981
- 1981-08-19 JP JP12975281A patent/JPS6027061B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6128497A (ja) * | 1984-07-20 | 1986-02-08 | Masao Kanazawa | 水中・水底への空気注入装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6027061B2 (ja) | 1985-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6119170B2 (ja) | ||
| JP2995886B2 (ja) | 対数増幅回路 | |
| JPH0152783B2 (ja) | ||
| JPS631833B2 (ja) | ||
| JPS5831474A (ja) | アナログ二乗演算回路 | |
| JPH01318308A (ja) | 対数増幅器 | |
| JPS6024989B2 (ja) | アナログ二乗演算回路 | |
| JPS6259489B2 (ja) | ||
| JPH08330861A (ja) | 低電圧オペレーショナルトランスコンダクタンスアンプ | |
| JPS6236337Y2 (ja) | ||
| JPH0233387Y2 (ja) | ||
| JP3237793B2 (ja) | 電流源回路 | |
| JPH0441611Y2 (ja) | ||
| JPH0229450Y2 (ja) | ||
| JPS6213844B2 (ja) | ||
| Hawksford | Optimization of the amplified-diode bias circuit for audio amplifiers | |
| JPS641785Y2 (ja) | ||
| JPS6117622Y2 (ja) | ||
| JPS6216015Y2 (ja) | ||
| JPS61198065A (ja) | 整流回路 | |
| JPS5833531Y2 (ja) | リニアライザ | |
| JPH03286607A (ja) | 微小電流回路 | |
| JP2963933B2 (ja) | 演算増幅回路 | |
| JPS631455Y2 (ja) | ||
| JPS5899010A (ja) | 平衡変調器 |