JPS5831559A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5831559A JPS5831559A JP12953581A JP12953581A JPS5831559A JP S5831559 A JPS5831559 A JP S5831559A JP 12953581 A JP12953581 A JP 12953581A JP 12953581 A JP12953581 A JP 12953581A JP S5831559 A JPS5831559 A JP S5831559A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- pattern
- mask
- sio2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に多結晶シリ
コン膜あるいは金属シリサイド膜の高精度なパターンユ
ング方法に関する。
コン膜あるいは金属シリサイド膜の高精度なパターンユ
ング方法に関する。
半導体集積回路（ＩＣ）は益々高集積化・高密度化され
つつあるが、このような工Ｃ素子において半導体基板の
上面に形成する配線層も微細となり、従来のアルミニウ
ム膜では軟かく、また高温度に耐えられない。このため
、精度良くパターンユングすることができて、ｔｏｏｏ
℃以上の高温度で４溶融しない多結晶シリコン膜が燐な
どの不純物をドープして配線層として使用されており、
又、モリプダンνリサイド（ＭＯ８ｉｓ ）などの金属
シリサイド膜も同様の利点をもち、しかも一層低抵抗と
なるため、最近良く使用されるようになってきた。
つつあるが、このような工Ｃ素子において半導体基板の
上面に形成する配線層も微細となり、従来のアルミニウ
ム膜では軟かく、また高温度に耐えられない。このため
、精度良くパターンユングすることができて、ｔｏｏｏ
℃以上の高温度で４溶融しない多結晶シリコン膜が燐な
どの不純物をドープして配線層として使用されており、
又、モリプダンνリサイド（ＭＯ８ｉｓ ）などの金属
シリサイド膜も同様の利点をもち、しかも一層低抵抗と
なるため、最近良く使用されるようになってきた。
ところで、このような多結晶シリコン膜や金属シリサイ
ド膜をパターンユングする際は、通常、その上面にしシ
スト膜パターンを形成し、それをマスクとして弗酸系溶
液によるウェットエツチング、又は弗素ガスによるドフ
イエッチングを行なっているが、例えば幅１［μ解コ程
度と極めて微細パターンに形成する場合は必ずしもレジ
スト膜パターンを保睡マスクとすることは適当ではない
。
ド膜をパターンユングする際は、通常、その上面にしシ
スト膜パターンを形成し、それをマスクとして弗酸系溶
液によるウェットエツチング、又は弗素ガスによるドフ
イエッチングを行なっているが、例えば幅１［μ解コ程
度と極めて微細パターンに形成する場合は必ずしもレジ
スト膜パターンを保睡マスクとすることは適当ではない
。
、レジスト膜パターンはボ＄／！！ＩＩレジストなど解
像度が良くて、高精度に形成することができるが、被エ
ツチング膜との密着性やレジス）ｉｌｌ自身の柔軟性の
ため、極めて微細なパターンの制御性は充分でなく、精
度良く形成するには不十分である。
像度が良くて、高精度に形成することができるが、被エ
ツチング膜との密着性やレジス）ｉｌｌ自身の柔軟性の
ため、極めて微細なパターンの制御性は充分でなく、精
度良く形成するには不十分である。
本発明はこのような多結晶ンリコン膜あるいは金属シリ
サイド膜に微細パターンを精度良く形成することを目的
とするもので、それは酸化阻止膜からなる逆パターンを
多結晶シリコン膜あるいは金属シリサイド膜とに形成し
、次いで高温酸化して多結晶シリコン＃あるいは金属ｙ
リサイド膜上に二酸化シリコン（５ｉ−０１）膜からな
る所要パターンを形成した後、その５ｉｎｓ ＠をマス
クとしてパターンユングすることを特徴とする製造方法
によって達成することができる。
サイド膜に微細パターンを精度良く形成することを目的
とするもので、それは酸化阻止膜からなる逆パターンを
多結晶シリコン膜あるいは金属シリサイド膜とに形成し
、次いで高温酸化して多結晶シリコン＃あるいは金属ｙ
リサイド膜上に二酸化シリコン（５ｉ−０１）膜からな
る所要パターンを形成した後、その５ｉｎｓ ＠をマス
クとしてパターンユングすることを特徴とする製造方法
によって達成することができる。
以下、図面を参照して実施例により説明する。
第１図ないし第６図はその工程順断面図である。
第１図はシリコン半導体基板ｌ上に熱酸化法等により５
ｉｎｓ膜２が形成され、その上面に膜厚４０００〜５０
０Ｇ［人コの多結晶シリコン＃８、ｌにその上に膜厚数
１００［人］の窒化シリコン（５ｉａＮ＊ ） ＩＩ４
を何れも化学気相成長ＩＶＤ）法で被着させた工程断面
図を示す。次いで、第２図に示すようにその表面上にポ
ジ型レジスト膜（ｆｉｌｌ厚６０００〜８０００［Ａ］
”）を塗布し露光・現像して、所望パターンとは正反対
のポジ型レジスト膜パターン５を形成する。
ｉｎｓ膜２が形成され、その上面に膜厚４０００〜５０
０Ｇ［人コの多結晶シリコン＃８、ｌにその上に膜厚数
１００［人］の窒化シリコン（５ｉａＮ＊ ） ＩＩ４
を何れも化学気相成長ＩＶＤ）法で被着させた工程断面
図を示す。次いで、第２図に示すようにその表面上にポ
ジ型レジスト膜（ｆｉｌｌ厚６０００〜８０００［Ａ］
”）を塗布し露光・現像して、所望パターンとは正反対
のポジ型レジスト膜パターン５を形成する。
次いで、第８図に示すようにレジスト膜パターン６をマ
スクとして、露出したＳｉ８Ｎ４ ＠ ４を四弗化次素
（ＣＦ４ ）を用いたドライエツチングにより除去した
後、レジスト膜パターン５を解削で溶解除去する１次い
で、第４図に示すように５ｉ８Ｎ、ｉｌｌを酸化阻止膜
とし、酸化雰囲気中で、９５０［℃］。
スクとして、露出したＳｉ８Ｎ４ ＠ ４を四弗化次素
（ＣＦ４ ）を用いたドライエツチングにより除去した
後、レジスト膜パターン５を解削で溶解除去する１次い
で、第４図に示すように５ｉ８Ｎ、ｉｌｌを酸化阻止膜
とし、酸化雰囲気中で、９５０［℃］。
ｌＯ分間程度の熱処理をおこなって、露出した多結晶シ
リコン膜上に膜厚数１００人の５ｉｎｓ膜６を生成する
。５ｉＯｓｌｌＩＩ６の膜厚は最低８００［人コは必要
で、それ以下ではマスクとすることは離しい。
リコン膜上に膜厚数１００人の５ｉｎｓ膜６を生成する
。５ｉＯｓｌｌＩＩ６の膜厚は最低８００［人コは必要
で、それ以下ではマスクとすることは離しい。
次いで、第６図に示すように酸化阻止膜として利用した
Ｓｉ３Ｎ４Ｍ４及び多結晶シリコン１１ｊ８を例えば四
弗化炭素（ＣＦ４ ）ガスを用いたドライエツチング法
でエツチング除去する。Ｓｉｎｇ ＠と多結晶シリコン
膜とのエツチングレイトはｌ：１０程度であり、８１０
．膜６がマスクとなって露出した多結晶シリコン膜をエ
ツチング除去することができる。
Ｓｉ３Ｎ４Ｍ４及び多結晶シリコン１１ｊ８を例えば四
弗化炭素（ＣＦ４ ）ガスを用いたドライエツチング法
でエツチング除去する。Ｓｉｎｇ ＠と多結晶シリコン
膜とのエツチングレイトはｌ：１０程度であり、８１０
．膜６がマスクとなって露出した多結晶シリコン膜をエ
ツチング除去することができる。
そして、例えば幅１［μ鰐コ程度の微細なＳｉ、Ｏ，膜
パターンを形成しておくと、そのＳｉｎ、膜パターンに
忠実な多結晶シリコン膜パターンが形成される。次いで
、残存しているＳｉｎ、 晴マスクを弗酸溶液でエツチ
ング除去して、第６図に示すような多結晶シリコン膜８
の配線層が完成される。
パターンを形成しておくと、そのＳｉｎ、膜パターンに
忠実な多結晶シリコン膜パターンが形成される。次いで
、残存しているＳｉｎ、 晴マスクを弗酸溶液でエツチ
ング除去して、第６図に示すような多結晶シリコン膜８
の配線層が完成される。
以上の実施例は多結晶シリコン膜の配線層であるが、池
にＭｏ５ｊ−烏など金属シリサイド膜にも適用され、高
温処理してｓｌｏ、、 ＩＩが生成される膜すべてに本
発明は適用できる。又、配線層だけでなくＭＯ８形Ｆラ
ンνスタのゲート電極形成などにも利用できることは言
うまでもない。
にＭｏ５ｊ−烏など金属シリサイド膜にも適用され、高
温処理してｓｌｏ、、 ＩＩが生成される膜すべてに本
発明は適用できる。又、配線層だけでなくＭＯ８形Ｆラ
ンνスタのゲート電極形成などにも利用できることは言
うまでもない。
このように、本発明は極めて微細なパターンを高精度に
形成できる方法で、ＩＣの高集積化に大きく寄与するも
のである。
形成できる方法で、ＩＣの高集積化に大きく寄与するも
のである。
第１図ないし第６図は本発明にか−る製造方法の工程順
図で、図中１は半導体基板、２は８１０゜膜、８は多結
晶シリコン膜、４はＳｉ８Ｎ４膜、６はレジスト膜、６
は５ｉｌｌ膜を示している。
図で、図中１は半導体基板、２は８１０゜膜、８は多結
晶シリコン膜、４はＳｉ８Ｎ４膜、６はレジスト膜、６
は５ｉｌｌ膜を示している。
Claims (1)
- 所望パターンとは逆パターンの酸化阻止膜を多結晶シリ
コン膜あるいは金属シリサイド膜上に形成し、次いで曲
記酸化阻止暎をマスクとして酸化して多結晶シリコン膜
あるいは金属シリサイド膜上に酸化シリコン膜からなる
所望パターンを形成し走読、該酸化シリコン膜をマスク
として多結晶シリコンＳあるいは金属シリサイド膜をパ
ターンユングする工程を有することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12953581A JPS5831559A (ja) | 1981-08-18 | 1981-08-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12953581A JPS5831559A (ja) | 1981-08-18 | 1981-08-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5831559A true JPS5831559A (ja) | 1983-02-24 |
Family
ID=15011915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12953581A Pending JPS5831559A (ja) | 1981-08-18 | 1981-08-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831559A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970051927A (ja) * | 1995-12-29 | 1997-07-29 |
-
1981
- 1981-08-18 JP JP12953581A patent/JPS5831559A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970051927A (ja) * | 1995-12-29 | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2809087B2 (ja) | 配線形成方法 | |
| JPH0748491B2 (ja) | 集積回路半導体デバイスの製造方法 | |
| JPS5922380B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
| JPS5874051A (ja) | 集積回路を作る方法 | |
| JPS5831559A (ja) | 半導体装置の製造方法 | |
| JPH01304725A (ja) | ボーダのないコンタクトの窓を形成する方法 | |
| JPH07226396A (ja) | パターン形成方法 | |
| JPS5929136B2 (ja) | 半導体装置の製造方法 | |
| JPS63287024A (ja) | 半導体装置の製造方法 | |
| JPH0511668B2 (ja) | ||
| JPH0198229A (ja) | 半導体装置の製造方法 | |
| JPS6027180B2 (ja) | 半導体装置の製造方法 | |
| JPS58132950A (ja) | 半導体装置の製造方法 | |
| JP3158486B2 (ja) | 半導体装置の製造方法 | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JPS5840338B2 (ja) | 半導体装置の製造法 | |
| JPH0344029A (ja) | 化合物半導体のエッチング方法 | |
| JPH01282836A (ja) | 半導体装置の製造方法 | |
| JPS6218040A (ja) | リンケイ酸ガラス被膜の平坦化方法 | |
| JPS5922381B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
| JPH02143428A (ja) | 半導体装置の製造方法 | |
| EP0053484B1 (en) | A method for fabricating semiconductor device | |
| JPH0684847A (ja) | 半導体装置の製造方法 | |
| JPH06295888A (ja) | 半導体装置の製造方法 | |
| JPS63296277A (ja) | 半導体集積回路装置 |