JPS5831768B2 - トランジスタカイロ - Google Patents
トランジスタカイロInfo
- Publication number
- JPS5831768B2 JPS5831768B2 JP14259175A JP14259175A JPS5831768B2 JP S5831768 B2 JPS5831768 B2 JP S5831768B2 JP 14259175 A JP14259175 A JP 14259175A JP 14259175 A JP14259175 A JP 14259175A JP S5831768 B2 JPS5831768 B2 JP S5831768B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- transistors
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
例えば第１図の回路において、端子Ｔａに入力信号が供
給されると、この信号はトランジスタＱａ 、Ｑｂ に
より差動増幅されると共に、そのコレクタ出力の高域成
分はコンデンサＣａを通じて互いに相殺されるので、端
子Ｔｂ、Ｔｃには増幅された低域成分が得られ、従って
この回路はローパスフィルタとして働く。
給されると、この信号はトランジスタＱａ 、Ｑｂ に
より差動増幅されると共に、そのコレクタ出力の高域成
分はコンデンサＣａを通じて互いに相殺されるので、端
子Ｔｂ、Ｔｃには増幅された低域成分が得られ、従って
この回路はローパスフィルタとして働く。
すなわち、信号の角周波数をωとすれば、この回路の伝
送利得Ｇ１（ｊω）は、 Ａ１：定数 となり、低域の利得は負荷抵抗器ＲＬにより決定され、
高域の利得は、周波数の増加と共に６ｄＢ１０ａｔの割
り合いで減少する。
送利得Ｇ１（ｊω）は、 Ａ１：定数 となり、低域の利得は負荷抵抗器ＲＬにより決定され、
高域の利得は、周波数の増加と共に６ｄＢ１０ａｔの割
り合いで減少する。
従ってこの回路は、例えば検波出力からＡＧＣ電圧を取
り出すためのフィルタなどとして好適であるが、この場
合、トランジスタＱａ ｔＱｂのコレクタ電流は、抵抗
器ＲＬにより電圧に変換されるので、端子Ｔｂ、Ｔｃの
出力信号は電圧出力となる。
り出すためのフィルタなどとして好適であるが、この場
合、トランジスタＱａ ｔＱｂのコレクタ電流は、抵抗
器ＲＬにより電圧に変換されるので、端子Ｔｂ、Ｔｃの
出力信号は電圧出力となる。
本発明は、このような回路に対して出力信号として電流
出力が取り出せるようにしようとするものである。
出力が取り出せるようにしようとするものである。
以下その一例について説明しよう。
第２図において、トランジスタＱ１．Ｑ２（Ｑ１Ｑ２
、三は特性が等しいことを示す。
、三は特性が等しいことを示す。
以下同様）は、差動アンプ１を構成するもので、それら
のエミッタは、抵抗器Ｒ，、Ｒ２（Ｒ１＝ Ｒ２）を通
じて定電流源用のトランジスタＱ３ 、Ｑ４（Ｑ３三Ｑ
４）のコレクタに接続され、これらのエミッタは抵抗器
Ｒ３を通じて接地され、そのベースはバイアス源ｖ１に
接続される。
のエミッタは、抵抗器Ｒ，、Ｒ２（Ｒ１＝ Ｒ２）を通
じて定電流源用のトランジスタＱ３ 、Ｑ４（Ｑ３三Ｑ
４）のコレクタに接続され、これらのエミッタは抵抗器
Ｒ３を通じて接地され、そのベースはバイアス源ｖ１に
接続される。
またトランジスタＱ１のベースは、入力端子Ｔ１に接続
され、トランジスタＱ２のベースはバイアス源ｖ２に接
続される。
され、トランジスタＱ２のベースはバイアス源ｖ２に接
続される。
さらにトランジスタＱｌ、Ｑ２のコレクタ間には、コン
デンサＣ１が接続されると共に、これらコレクタは負荷
抵抗器Ｒ５、Ｒａ （Ｒ５＝Ｒ６）を通じてトランジス
タＱ５．Ｑ６（Ｑ、ミＱａ）のコレクタに接続され、こ
れらのエミッタは電源端子Ｔ６ に接続される。
デンサＣ１が接続されると共に、これらコレクタは負荷
抵抗器Ｒ５、Ｒａ （Ｒ５＝Ｒ６）を通じてトランジス
タＱ５．Ｑ６（Ｑ、ミＱａ）のコレクタに接続され、こ
れらのエミッタは電源端子Ｔ６ に接続される。
この場合、トランジスタＱ５はトランジスタＱ７（Ｑ７
ミＱ５）と共にカレントミラー回路３を構成しているも
ので、トランジスタＱ５のベースは、そのコレクタに接
続されると共に、トランジスタＱ’ｒのベースに接続さ
れ、トランジスタＱ７のエミッタは端子Ｔ６に接続され
、そのコレクタは出力端子Ｔ３に接続されると共に、定
電流源用トランジスタＱ９ （Ｑ９三Ｑ３）のコレクタ
に接続され、これのエミッタは抵抗器Ｒ７（Ｒ７＝ ２
Ｒａ ） を通じて接地され、そのベースはバイア
ス電源■１ に接続される。
ミＱ５）と共にカレントミラー回路３を構成しているも
ので、トランジスタＱ５のベースは、そのコレクタに接
続されると共に、トランジスタＱ’ｒのベースに接続さ
れ、トランジスタＱ７のエミッタは端子Ｔ６に接続され
、そのコレクタは出力端子Ｔ３に接続されると共に、定
電流源用トランジスタＱ９ （Ｑ９三Ｑ３）のコレクタ
に接続され、これのエミッタは抵抗器Ｒ７（Ｒ７＝ ２
Ｒａ ） を通じて接地され、そのベースはバイア
ス電源■１ に接続される。
一方、トランジスタＱ６もトランジスタＱ８（Ｑ８ミＱ
ａ） と共にカレントミラー回路４を構成しているも
ので、トランジスタＱａ のベースはそのコレクタに接
続されると共に、トランジスタＱ８ のベースに接続さ
れ、トランジスタＱ８のエミッタは端子Ｔ６に接続され
、そのコレクタは出力端子Ｔ４に接続されると共に、定
電流源用のトランジスタＱ１ｏ（Ｑｔｏ三Ｑ４）のコレ
クタに接続され、これのエミッタは抵抗器Ｒ８（Ｒ８＝
Ｒ７） を通じて接地され、そのベースはバイアス電
源Ｖ１ に接続される。
ａ） と共にカレントミラー回路４を構成しているも
ので、トランジスタＱａ のベースはそのコレクタに接
続されると共に、トランジスタＱ８ のベースに接続さ
れ、トランジスタＱ８のエミッタは端子Ｔ６に接続され
、そのコレクタは出力端子Ｔ４に接続されると共に、定
電流源用のトランジスタＱ１ｏ（Ｑｔｏ三Ｑ４）のコレ
クタに接続され、これのエミッタは抵抗器Ｒ８（Ｒ８＝
Ｒ７） を通じて接地され、そのベースはバイアス電
源Ｖ１ に接続される。
このような構成において、端子Ｔ１ に入力信号（バ
イアス電圧Ｖ２ を含む）が供給されると、第１図の場
合と同様にしてトランジスタＱ１ のコレクタには Ａ２ ：定数 Ｚ５ ：トランジスタＱ、の内部インピーダンスの伝送
利得で示されるローパス特性の電圧出力Ｅｏ＋ＡＥｏ
（Ｅｏは直流分、ＪＥｏは交流外）が得られる。
イアス電圧Ｖ２ を含む）が供給されると、第１図の場
合と同様にしてトランジスタＱ１ のコレクタには Ａ２ ：定数 Ｚ５ ：トランジスタＱ、の内部インピーダンスの伝送
利得で示されるローパス特性の電圧出力Ｅｏ＋ＡＥｏ
（Ｅｏは直流分、ＪＥｏは交流外）が得られる。
ところがこの場合、この電圧出力Ｅｏ＋ＪＥ。
が得られるということは、この電圧出力Ｅｏ＋ＡＥｏに
対応する電流ｌｏ−４−ＪＩｏが抵抗器Ｒ５を流れてい
ることを意味する。
対応する電流ｌｏ−４−ＪＩｏが抵抗器Ｒ５を流れてい
ることを意味する。
そして抵抗器Ｒ５を流れる電流は、トランジスタＱ、の
コレクタ電流でもあると共に、トランジスタＱ７のコレ
クタ電流は、トランジスタＱ５のコレクタ電流に等しい
ので、トランジスタＱ７のコレクタ電流はｌｏ−１−Ｊ
Ｉｏとなる。
コレクタ電流でもあると共に、トランジスタＱ７のコレ
クタ電流は、トランジスタＱ５のコレクタ電流に等しい
ので、トランジスタＱ７のコレクタ電流はｌｏ−１−Ｊ
Ｉｏとなる。
一方、抵抗器Ｒ５を流れる電流Ｉｏ−＋−ＪＩｏは、ト
ランジスタＱ１ のコレクタ電流でもあり、そのうちの
直流分ＩｏはトランジスタＱ３のコレクタ電流である。
ランジスタＱ１ のコレクタ電流でもあり、そのうちの
直流分ＩｏはトランジスタＱ３のコレクタ電流である。
そしてトランジスタＱ３．Ｑ９はベースバイアスが等し
Ｌ・ので、それらのコレクタ電流モ等しく、従ってトラ
ンジスタＱ９ のコレクタ電流はＩｏとなる。
Ｌ・ので、それらのコレクタ電流モ等しく、従ってトラ
ンジスタＱ９ のコレクタ電流はＩｏとなる。
そしてトランジスタＱ７．Ｑ９は定電流源として働くと
共に、トランジスタＱ７のコレクタからは電流Ｉｏ＋Ｊ
Ｉｏが流れ出し、トランジスタＱ。
共に、トランジスタＱ７のコレクタからは電流Ｉｏ＋Ｊ
Ｉｏが流れ出し、トランジスタＱ。
のコレクタには電流Ｉｏが流れ込むので、これら電流の
差分１１ｏ、すなわち、交流外１１ｏが端子Ｔ３に流れ
る。
差分１１ｏ、すなわち、交流外１１ｏが端子Ｔ３に流れ
る。
従って端子Ｔ３には、出力電流ＪＩｏが取り出される。
また同様にして端子Ｔ４には、逆相の出力電流−ＪＩｏ
が取り出される。
が取り出される。
こうして本発明によれば、ローパス特性の出力信号を電
流の形で取り出すことができる。
流の形で取り出すことができる。
すなわち、端子Ｔ３．Ｔ４の直流電位は、この回路だけ
では決まらないので、次段の回路を直結することができ
、従ってＩＣ化ができる。
では決まらないので、次段の回路を直結することができ
、従ってＩＣ化ができる。
第３図の例においては、トランジスタＱ９）Ｑｌｏによ
りカレントミラー回路５が構成されると共に、端子Ｔ４
から出力電流が取り出される場合である。
りカレントミラー回路５が構成されると共に、端子Ｔ４
から出力電流が取り出される場合である。
そしてこの場合には、トランジスタＱ１ｏのコレクタ電
流がＩｏ＋ＪＩｏとなるので、端子Ｔ４の出力電流は一
２ＪＩｏとなり、第２図の例に比べて２倍の電流利得が
得られる。
流がＩｏ＋ＪＩｏとなるので、端子Ｔ４の出力電流は一
２ＪＩｏとなり、第２図の例に比べて２倍の電流利得が
得られる。
なお、コンデンサＣ１に代えて周波数特性をもつ素子ま
たは回路、例えば共振回路を接続すれば、特定の周波数
だけを取り出し、あるいは除去できる。
たは回路、例えば共振回路を接続すれば、特定の周波数
だけを取り出し、あるいは除去できる。
また差動アンプ１及びカレントミラー回路３〜５の構成
も変更できる。
も変更できる。
第１図は従来例の接続図、第２図及び第３図はそれぞれ
本発明の一例の接続図である。 Ｔ１ は入力端子、Ｔ３．Ｔ４は出力端子である。
本発明の一例の接続図である。 Ｔ１ は入力端子、Ｔ３．Ｔ４は出力端子である。
Claims (1)
- 【特許請求の範囲】 １ 第１及び第２のトランジスタのエミッタが定電流源
に接続され、上記第１及び第２のトランジスタのコレク
タが第１及び第２の負荷を通じて第１及び第２のカレン
トミラー回路の入力側に接続されると共に、上記コレク
タ間に、周波数特性を有する回路または素子が接続され
、上記第１及び第２のカレントミラー回路の出力側に上
記定電流源に流れる電流と等しい電流を生ずる定電流源
用ノ第３、第４のトランジスタの各各のコレクタが接続
され、上記第１及び第２のトランジスタの少なくとも一
方のベースに入力信号が供給され、上記第１及び第２の
カレントミラー回路の少なくとも一方の出力側から出力
電流が取り出されるトランジスタ回路。 ２ 第１及び第２のトランジスタのエミッタが定電流源
に接続され、上記第１及び第２のトランジスタのコレク
タが第１及び第２の負荷を通じて第１及び第２のカレン
トミラー回路の入力側に接続されると共に、上記コレク
タ間に、周波数特性を有する回路または素子が接続され
、上記第１及び第２のカレントミラー回路の出力側に第
３のカレントミラー回路を構成する第３、第４のトラン
ジスタの各々のコレクタが接続され上記第１及び第２の
トランジスタの少なくとも一方のベースに人出信号が供
給され、上記第１及び第２のカレントミラー回路の少な
くとも一方の出力側から出力電流が取り出されるトラン
ジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14259175A JPS5831768B2 (ja) | 1975-11-27 | 1975-11-27 | トランジスタカイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14259175A JPS5831768B2 (ja) | 1975-11-27 | 1975-11-27 | トランジスタカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5265642A JPS5265642A (en) | 1977-05-31 |
| JPS5831768B2 true JPS5831768B2 (ja) | 1983-07-08 |
Family
ID=15318857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14259175A Expired JPS5831768B2 (ja) | 1975-11-27 | 1975-11-27 | トランジスタカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831768B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5419638A (en) * | 1977-07-15 | 1979-02-14 | Hitachi Ltd | Limiter amplifier |
| JPS54105243U (ja) * | 1977-12-31 | 1979-07-24 | ||
| DE2855930A1 (de) * | 1978-12-23 | 1980-07-10 | Philips Patentverwaltung | Schaltungsanordnung zum uebertragen eines signals |
-
1975
- 1975-11-27 JP JP14259175A patent/JPS5831768B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5265642A (en) | 1977-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS584851B2 (ja) | シユウハスウヘンカンキ | |
| JPH0143485B2 (ja) | ||
| US4539529A (en) | Semiconductor amplifier circuit | |
| JPS5831768B2 (ja) | トランジスタカイロ | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| JPS5947486B2 (ja) | パルス幅変調増巾回路 | |
| JPH0158893B2 (ja) | ||
| JP3179838B2 (ja) | ノイズ検出回路 | |
| JPH073929B2 (ja) | Ａｍ検波回路 | |
| JPH04172004A (ja) | 差動回路 | |
| JPS61140210A (ja) | 信号処理回路 | |
| JPH09148850A (ja) | 複合型広帯域増幅器 | |
| JPH0154884B2 (ja) | ||
| JP2680748B2 (ja) | 結合容量回路 | |
| JP2957796B2 (ja) | 移相回路 | |
| JPS6322687B2 (ja) | ||
| JPS607551Y2 (ja) | パルス幅変調増巾器 | |
| JPS6330012A (ja) | 差動増幅回路 | |
| JP2823378B2 (ja) | 集積回路化可変抵抗器 | |
| JP2530709B2 (ja) | 方形波三角波変換回路 | |
| JP3076160B2 (ja) | 増幅回路 | |
| JPS6229924B2 (ja) | ||
| JPS6019184B2 (ja) | 音声ｆｍ復調装置 | |
| JPS6148283B2 (ja) | ||
| JPH0148697B2 (ja) |