JPS5832424B2 - 二重系ハイアラ−キシステム - Google Patents

二重系ハイアラ−キシステム

Info

Publication number
JPS5832424B2
JPS5832424B2 JP54028702A JP2870279A JPS5832424B2 JP S5832424 B2 JPS5832424 B2 JP S5832424B2 JP 54028702 A JP54028702 A JP 54028702A JP 2870279 A JP2870279 A JP 2870279A JP S5832424 B2 JPS5832424 B2 JP S5832424B2
Authority
JP
Japan
Prior art keywords
computer
computers
dual
transmission
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54028702A
Other languages
English (en)
Other versions
JPS55121568A (en
Inventor
栄二 遠山
彰 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP54028702A priority Critical patent/JPS5832424B2/ja
Publication of JPS55121568A publication Critical patent/JPS55121568A/ja
Publication of JPS5832424B2 publication Critical patent/JPS5832424B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)

Description

【発明の詳細な説明】 本発明は二重系の上位計算機と複数台の下位計算機より
なる二重系ハイアラーキシステムに関する。
従来、二重系ハイアラーキシステムにおいては第1図に
示す通り、上位計算機IA、IBと下位計算機31,3
□、・・・・・・、3n間に切換装置2を備え、下位計
算機3には一方の上位計算機1A又は1Bのみが常時接
続されている。
ここで、7は信号の検出端、13は操作端である。
このため上位計算機IA、IB間の切換をバンプレスに
円滑に行なうためには、二重系上位計算機IA、IB間
に常時情報交換を行なう別の伝送線4と計算機の相互診
断機能が必要である。
また上位計算機1と下位計算機3間に切要装置2が存在
するため、二重系上位計算機1の信頼性が切換装置2に
依存し、信頼性の低いシステムとなる。
本発明の目的は伝送機能を効果的に利用することにより
、簡単で信頼性の高い切換機構を有する二重系ハイアラ
ーキシステムを提供するにある。
本発明は上位計算機と下位計算機間を伝送線で接続し、
計算機間の伝送をして制御装置を構成する場合において
、二重系上位計算機は常時2台とも同一信号を受信し、
同一の演算、処理をするが下位計算機への信号送信は、
マスクとなった一方のみしか行なわないようにすること
により、二重系の切換を簡単に実現したものである。
以下本発明による二重系ハイアラーキシステムをプロセ
ス制御に応用した実施例について説明する。
第2図に本システムの全体構成を示す。検出端7□1.
・・・・・・7.7 ・・・・・・72に、・・・・・
・。
121 7nl、・・・・・・7 nmから取り込んだプロセス
信号は信号処理用計算機81,8□、・・・・・・、8
nにより補正、スケール変換等の信号処理がなされ、デ
ィジタルシリアル信号に変換された後、伝送線9を通し
て上位計算機10、上位計算機11.ループ制御用計算
機12,122.・・・・・・、12nに伝送される。
ループ制御用計算機12はマイナーな閉ループの制御を
行ない操作端130. 、・・・・・・、 13.l!
13.2.、・・・・・・、13□に、・・・・・・、
13nl、・・・・・・。
13nmを制御する。
上位計算機1o、i iはループ制御用計算機12に対
する目標値、たとえばボ11は伝送信号を受信すると第
4図のフローに従い送受信処理を行なう。
上位計算機10と上位計算機11は共に同じアドレスを
持っているため受信アドレスが自己アドレスと一致する
と、共に以下の信号を受信する。
送信指令か受信指令かを判定し、受信指令である場合は
再計算機共に同一信号を受信する。
送信指令であった場合は、次に自計算機がマスクモード
であるか、バックアップモードであるかを判定し、マス
クモードである場合のみ送信処理を行ない、バックアッ
プモード時はそのまま受信を終了し、次の受信に備える
以上の伝送方式により上位計算機10.11が同じ演算
、処理機能を持っていれば、同一の信号を受信している
ため、常に同一の演算、処理を行ない、同一の出力信号
を得ることができる。
二重系の切換はこの出力信号を送信するか否かで行なえ
るため、切換は常に円滑にバンプレスに行なえる。
切換時の状況を簡単に説明すると次のようである。
第3図で示すT、の期間に、例えばA系が使用されてい
るときに、A系での故障が自己診断されると、後述する
第5図の例のように直ちに健全側に切換えられる。
このとき、異常を生じた上位計算機は例えば出力を停止
するから、下位計算機は一時的に信号が不足することに
なるが、その期間はたかだか1サイクルであり、次の周
期T2からは正常な上位計算機とのやりとりが行なわれ
るので問題となることはない。
ここで上位計算機選択器15での上位計算機10.11
の選択ロジックの一例を第5図に示す。
すなわち上位計算機to、iiの自己診断結果による自
己に故障なしの条件と選択ボタンのアンド条件(AND
Al又はANDB、)により、選択を行なうものである
ここでFFはフリップフロップであり、セット側Sに信
号が入ればQに1を出力し、Rに信号が入ればQに1を
出力する。
又、ORはオア条件である。
尚、一旦選択された後に自己に異常が判定されれば、こ
れがアンド条件ANDA2又はANDB2により判定さ
れ互いに他系を選択するようにされる。
本発明によれば、上位計算機が常時同一信号を受信して
いるため、上位計算機では同時に2つの演算を実行でき
ており、異常時等においては切換選択器の出力モードの
みによって切換が可能であり、簡単で信頼性の高いシス
テムが実現できる。
イラ制御におけるボイラマスタ信号、給水マスク信号を
計算し、伝送線9を通してループ制御用計算機12に伝
送しカスケード制御を行なう。
以上のプロセス信号、目標値等の信号伝送を制御するた
め伝送制御装置14を備える。
ここで伝送制御装置14による信号伝送の方式を第3図
により説明する、本図は伝送制御装置14からの送信々
号、計算機■、■・・・・・・N(これらは信号処理用
計算機8□、8□、・・・・・・、8n、上位計算機1
0゜11あるいはループ制御用計算機12..12□。
・・・・・・、12nのいずれでもよい)の送信、受信
信号のタイムチャートを示し、横線の上側が送信々号、
下側が受信々号を表わす。
伝送制御装置14からはあらかじめ決められた順番で周
期的に各計算機に対し送信指令を送信する。
図のT1サイクルは計算機Iに対する送信指令であり、
受信アドレスの部分に各計算機にあらかじめ与えられた
アドレスのうち、計算機Iのアドレスをセットし送信指
令コマンドを付けて送信する。
各計算機はこの信号を受信し、受信アドレスを解読し自
己のアドレスと一致するかを判定する。
この場合は計算機Iのみが自己アドレスと一致し信号を
受信する。
そしてこの信号が送信指令であることを解読し、送信体
制にはいる。
他の計算機は自己アドレスと一致しないため受信を打ち
切り、次の受信体制にはいる。
計算機Iは自計算機がどの計算機にどのデータを送信す
べきかを記憶しており、このT1サイクルでは計算機I
から計算機■への送信であれば、受信アドレスに計算機
■のアドレスをセットし、受信指令とさらに送信アドレ
スとして自計算機のアドレスをセットし、データと共に
送信する、この信号を受信した各計算機は計算機■のみ
がアドレスの一致により受信指令以下の信号を受信し、
受信した信号を受信指令と判定し、データ受信を行なう
ここで、信号のフォーマット、同期信号の入れ方等は種
々のものが採用できる。
さて以上の信号伝送方式において、上位計算機io、i
iの切換は次のようにして実現する。
上位計算機10と上位計算機11に共に同じアドレスを
割り当てる。
さらに外部に第2図に示す上位計算機選択器15を設け
、上位計算機10.11のいずれかをマスクモード、他
をバックアップモードとするための論理選択を行い上位
計算機10゜11に指◆する。
上位計算機10と上位計算機
【図面の簡単な説明】
第1図は従来の二重系ハイアラーキシステム、第2図は
本発明による二重系ハイアラーキシステムの全体構成図
である。 第3図は本発明における伝送方式のタイムチャート、第
4図は上位計算機における伝送方式のフローチャート、
第5図は上位計算際選択器のロジックブロックの一例で
ある。 7・・・・・・検出端、8,12・・・・・・下位計算
機、9・・・・・・伝送線、10.11・・・・・・二
重系上位計算機、13・・・・・・操作端、14・・・
・・・伝送制御装置。

Claims (1)

    【特許請求の範囲】
  1. 1 二重系の上位計算機と複数台の下位計算機よりなる
    二重系ハイアラーキシステムにおいて、前記上位計算機
    と複数の下位計算機との間を接続する伝送線と、該伝送
    線による計算機間の信号伝送を制御する伝送制御装置と
    、前記二重系の上位計算機のうち、いずれかの計算機を
    マスクモード、他をバックアップモードとするための論
    理演算を行ない、夫々のモードを前記上位計算機に指令
    する上位計算機選択器とを備え、二重系上位計算機の各
    々は常時同一信号を受信し、同一演算を行ない、前記上
    位計算機選択器によってマスクモードが選択された前記
    上位計算機のうちの一方の上位計算機のみが前記下位計
    算機に演算結果を送信することを特徴とする二重系ハイ
    アラーキシステム。
JP54028702A 1979-03-14 1979-03-14 二重系ハイアラ−キシステム Expired JPS5832424B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54028702A JPS5832424B2 (ja) 1979-03-14 1979-03-14 二重系ハイアラ−キシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54028702A JPS5832424B2 (ja) 1979-03-14 1979-03-14 二重系ハイアラ−キシステム

Publications (2)

Publication Number Publication Date
JPS55121568A JPS55121568A (en) 1980-09-18
JPS5832424B2 true JPS5832424B2 (ja) 1983-07-13

Family

ID=12255784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54028702A Expired JPS5832424B2 (ja) 1979-03-14 1979-03-14 二重系ハイアラ−キシステム

Country Status (1)

Country Link
JP (1) JPS5832424B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6152225U (ja) * 1984-09-08 1986-04-08

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6152225U (ja) * 1984-09-08 1986-04-08

Also Published As

Publication number Publication date
JPS55121568A (en) 1980-09-18

Similar Documents

Publication Publication Date Title
US5515282A (en) Method and apparatus for implementing a databus voter to select flight command signals from one of several redundant asynchronous digital primary flight computers
EP0514075A2 (en) Fault tolerant processing section with dynamically reconfigurable voting
CN107347018A (zh) 一种三冗余1553b总线动态切换方法
US4631661A (en) Fail-safe data processing system
JPS6321929B2 (ja)
JPS5832424B2 (ja) 二重系ハイアラ−キシステム
JPS6027041B2 (ja) ハイアラキ制御システムにおける下位制御装置の切換方法
JPS61213932A (ja) 分散形2重系計算機システムおよびその制御方法
JPS584427A (ja) 複数のシリアルバスル−プを有するマルチコンピユ−タシステム
JP2941387B2 (ja) 多重化装置の一致化制御方式
JPH0628003B2 (ja) 多重化制御装置のデ−タ制御方法及び装置
JP2008146236A (ja) 二重化制御装置、及びその制御権設定信号の冗長化方法
JP2956385B2 (ja) バスライン監視方式
JPH0799516B2 (ja) 計算機制御装置の多重系制御方法
JPS62187901A (ja) 2重化コントロ−ラの制御方法
JPS5911455A (ja) 中央演算処理装置の冗長システム
JPH0755179Y2 (ja) 並列多重電子連動装置
JPS5838808B2 (ja) マルチプロセツサシステムにおけるデ−タ転送方式
JPS5847058B2 (ja) 多重系切換制御方式
JP3065184B2 (ja) 冗長システムの障害監視装置
CN121019475A (zh) 信号采集控制器、车辆及底盘传感器信号的采集方法
JPS58105649A (ja) 2重ル−プ状デ−タ伝送システムのデ−タ伝送方法
JPS58161003A (ja) プログラマブル・コントロ−ラの入出力デ−タ伝送方式
JP3127939B2 (ja) イベント情報伝送装置
JPH0324601A (ja) 制御方法