JPS583257A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPS583257A JPS583257A JP56101927A JP10192781A JPS583257A JP S583257 A JPS583257 A JP S583257A JP 56101927 A JP56101927 A JP 56101927A JP 10192781 A JP10192781 A JP 10192781A JP S583257 A JPS583257 A JP S583257A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- mask
- film
- photoresist
- tantalum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明に混成集積回路の製造方法にかかり１特に信相性
の優れた＾品質なタンクぷ博ｍｇｃ回路の製造方法に関
するものである。
の優れた＾品質なタンクぷ博ｍｇｃ回路の製造方法に関
するものである。
従来、同一絶縁基板上に形成された薄膜コンデンサと薄
−抵抗からなる＊に回路の製造方法は大略は医のとおシ
で返る。
−抵抗からなる＊に回路の製造方法は大略は医のとおシ
で返る。
先ずガラス又はセラミ、り等の絶縁基板上にベータ又は
アルファタンクル層をスバ、ター法により被着させ、該
タンタル層を選択工、チングによシ所望のコンデンサパ
ターン°を形成する０次にコンデンサとして用ｉるべく
定められた領域中の該タンタル層を選択的に陽極酸化し
、工、チンゲストツブ層を形成し、この後、上記基板全
体にスバ、り法により抵抗体用タンタル薄膜層を被着し
、絖いてチタン金楓層を破着させる６次に１チタン金属
及び抵抗体用層を７オトレジスト処理及びエツチング技
術により段階的選択処理し、所望とするパターンを形成
する０次に該チタン金属パターンを保禮マスクとし、該
タンタル抵抗パターンを大気中で熱敵化した後、該チタ
ン保護マスクを健酸ボイル処理により除去し、該コンデ
ンサ領域の上記によ〕得られた基板の全体にニクロム合
金。
アルファタンクル層をスバ、ター法により被着させ、該
タンタル層を選択工、チングによシ所望のコンデンサパ
ターン°を形成する０次にコンデンサとして用ｉるべく
定められた領域中の該タンタル層を選択的に陽極酸化し
、工、チンゲストツブ層を形成し、この後、上記基板全
体にスバ、り法により抵抗体用タンタル薄膜層を被着し
、絖いてチタン金楓層を破着させる６次に１チタン金属
及び抵抗体用層を７オトレジスト処理及びエツチング技
術により段階的選択処理し、所望とするパターンを形成
する０次に該チタン金属パターンを保禮マスクとし、該
タンタル抵抗パターンを大気中で熱敵化した後、該チタ
ン保護マスクを健酸ボイル処理により除去し、該コンデ
ンサ領域の上記によ〕得られた基板の全体にニクロム合
金。
パラジウム、金から成る上部電極ｔ−被看させ、フォト
レジスト処理によシ所望のパターンを形成し友後、タン
タル抵抗パターン面を陽極酸化又はレーずトリミング方
法にょ９所望の抵抗値Ｋ１４節することにより薄Ｍ回路
を製造する。
レジスト処理によシ所望のパターンを形成し友後、タン
タル抵抗パターン面を陽極酸化又はレーずトリミング方
法にょ９所望の抵抗値Ｋ１４節することにより薄Ｍ回路
を製造する。
しかしながら上記の製造方法によればチタン金属を保−
マスクとし、タンタル抵抗パターン面ヲ大気中で熱酸化
した際、該チタン保験マスタパターン形成ａｉＦＫｉｌ
！用したフォトレジストｌ！！！渣がチタン金属面上に
焼付き状態となって、次工機の硫酸ｌイル処理での該チ
タンマスクの剥離除去が非常に困難となり、未剥離状態
の上に上部電極層が被着されることになる。こうして得
られた該電極膜は下部薄膜との置部性が著しく劣り、該
電極膜表向に熱圧着ｌエツチングする外部リードの接合
強度が低下するという大色な欠点がある。フォトレジス
トのＩＡｓｔはウェット方法による剥離を行うている限
ｊ）、ポストベーク温度及びレジスト膜厚勢の関係もあ
り、避けもれなｈ間組でるる。
マスクとし、タンタル抵抗パターン面ヲ大気中で熱酸化
した際、該チタン保験マスタパターン形成ａｉＦＫｉｌ
！用したフォトレジストｌ！！！渣がチタン金属面上に
焼付き状態となって、次工機の硫酸ｌイル処理での該チ
タンマスクの剥離除去が非常に困難となり、未剥離状態
の上に上部電極層が被着されることになる。こうして得
られた該電極膜は下部薄膜との置部性が著しく劣り、該
電極膜表向に熱圧着ｌエツチングする外部リードの接合
強度が低下するという大色な欠点がある。フォトレジス
トのＩＡｓｔはウェット方法による剥離を行うている限
ｊ）、ポストベーク温度及びレジスト膜厚勢の関係もあ
り、避けもれなｈ間組でるる。
本ｇｈ＠の目的は上記製造方法の欠点を是正した鮒し一
混成集積回路の製造方法を提供することにｂる。
混成集積回路の製造方法を提供することにｂる。
即ち、所望とするチタン保護マスクパターン及びタンタ
ル抵抗パターンを７オトレジスト及び工、チンダ技術に
よ〕段階的に形成した後、＃パターン上の７オトレジス
トをウェット方式によ〕剥−１１次に該パターン上の７
オトレジスト残渣及び異物等【噴出圧８０〜１００４％
−の純水ジ（。
ル抵抗パターンを７オトレジスト及び工、チンダ技術に
よ〕段階的に形成した後、＃パターン上の７オトレジス
トをウェット方式によ〕剥−１１次に該パターン上の７
オトレジスト残渣及び異物等【噴出圧８０〜１００４％
−の純水ジ（。
ト洗浄で除去した後、大気中で熱酸化を施すことを特徴
とする混成集積回路の製造方法である。
とする混成集積回路の製造方法である。
以下１本発ＶＡをメンタル薄膜Ｒｅｉ路の製造を例とし
、図面によｐ詳細に説明する。
、図面によｐ詳細に説明する。
ｔｓ１図なｉし第１４図は本発明による混成集積回路の
製造工程に於ける断面図である。
製造工程に於ける断面図である。
先ず光分に洗浄された絶縁基板１上にスパッタリング法
によりタンタル系薄膜２を約ａｏｏｏＸの厚さに形成す
る（１１１図）０次に７．トエ、チング法によりタンタ
ル系薄膜２をエツチングし、所望のコンデンサパターン
を形成する（第２図）６次にポジ製フォトレジスト３ａ
（例えばジ、プレイ社のＡＺ−１１９８）をレジスト塗
布機により約１２〜ＩＳｊ１ｍの犀さに塗布した後、赤
外ｍ乾燥炉中で温［８５℃で３０分間乾燥する。このフ
ォトレジスト属を選択的にｌ１元し、現象液（例えばシ
ラグレイ社のムＺ−３０３ム）を用ｉてポジ製フォトレ
ジストの感光部を溶解し、Ｓ電体となるべきタンタル系
薄膜が露出する様にポジ臘７＃トレジスト膜３を形成す
る（＃！３図）。
によりタンタル系薄膜２を約ａｏｏｏＸの厚さに形成す
る（１１１図）０次に７．トエ、チング法によりタンタ
ル系薄膜２をエツチングし、所望のコンデンサパターン
を形成する（第２図）６次にポジ製フォトレジスト３ａ
（例えばジ、プレイ社のＡＺ−１１９８）をレジスト塗
布機により約１２〜ＩＳｊ１ｍの犀さに塗布した後、赤
外ｍ乾燥炉中で温［８５℃で３０分間乾燥する。このフ
ォトレジスト属を選択的にｌ１元し、現象液（例えばシ
ラグレイ社のムＺ−３０３ム）を用ｉてポジ製フォトレ
ジストの感光部を溶解し、Ｓ電体となるべきタンタル系
薄膜が露出する様にポジ臘７＃トレジスト膜３を形成す
る（＃！３図）。
次Ｋ１１ｌ記基板をクエン＃！溶液中でｍ＆ｓｔ化する
ことにより誘電体となるべき箇所に線化属を形成し、メ
ンタルエツチング液のエツチングストップ層４を形成す
る（第４図）。次にスパッタリング法によＩＪａ抗体用
タンタン系薄換５及びチタン金属膜６を基板上全面に付
着せしめる（第５図）。
ことにより誘電体となるべき箇所に線化属を形成し、メ
ンタルエツチング液のエツチングストップ層４を形成す
る（第４図）。次にスパッタリング法によＩＪａ抗体用
タンタン系薄換５及びチタン金属膜６を基板上全面に付
着せしめる（第５図）。
次いでフォトレジスト３ｂｔ−マスクにして不賛な該チ
タン金属族を硫酸溶液中で除去する（第６図）１次いで
該フォトレジスト３ｂを除去しく第て１７ツ酸１＃Ｉ＠
混合溶液中で不賛な該抵抗轍用タンタル系薄膜を除去す
る仁とにより所望のパターンを形成する（第８図）。
タン金属族を硫酸溶液中で除去する（第６図）１次いで
該フォトレジスト３ｂを除去しく第て１７ツ酸１＃Ｉ＠
混合溶液中で不賛な該抵抗轍用タンタル系薄膜を除去す
る仁とにより所望のパターンを形成する（第８図）。
次に＃紀パターン上のポジＭＩ１７＃トレジスト３Ｃ會
剥１１液（例えば、東京応化工業（９）製のＯＭＲ剥離
液Ａｓｏｘ）を用いて除去した後、皺パターン上に微妙
に残っている異物及びフォトレジスト！Ｉ渣を、ジェッ
トスクラバー洗浄装置ｔ＃４−て８０〜１０Ｍ、乙Ｊ圧
で、純水７を吹話付けて除去する（第９図）０次に前記
チタン金属＠６を保護マスタとして露出抵抗体用タンタ
ル薄膜５を大気中で熱敵化した後（第１０図）％熱処理
によシ表面上が鍍化チタン８に変化したチタン金属保護
マスタを硫酸ボイル中で除去する（第１１＠）。
剥１１液（例えば、東京応化工業（９）製のＯＭＲ剥離
液Ａｓｏｘ）を用いて除去した後、皺パターン上に微妙
に残っている異物及びフォトレジスト！Ｉ渣を、ジェッ
トスクラバー洗浄装置ｔ＃４−て８０〜１０Ｍ、乙Ｊ圧
で、純水７を吹話付けて除去する（第９図）０次に前記
チタン金属＠６を保護マスタとして露出抵抗体用タンタ
ル薄膜５を大気中で熱敵化した後（第１０図）％熱処理
によシ表面上が鍍化チタン８に変化したチタン金属保護
マスタを硫酸ボイル中で除去する（第１１＠）。
次に前述と同僚の方法にてポジｊｌｉｌ１７ ｔトレジ
ストを塗布し、エツチングストップ層４が露出する謙に
ポジＷ２オドレジストｉ［３ｄを形成する（第１２図）
、その後、再度クエン酸溶液中で陽極酸化することによ
りエツチングストップ層４に陽極酸化を施し、陽極酸化
１１９を形成する（第１３図）。
ストを塗布し、エツチングストップ層４が露出する謙に
ポジＷ２オドレジストｉ［３ｄを形成する（第１２図）
、その後、再度クエン酸溶液中で陽極酸化することによ
りエツチングストップ層４に陽極酸化を施し、陽極酸化
１１９を形成する（第１３図）。
次に基板全体にスパッタリング法によりニクロム合金層
１Ｇ、続φてパラジウム層１１％絖−て金層１２を付着
せしめ、フォトエツチング技術によフ、＝ンデンサム及
び抵抗Ｂｔ含む回路網１＊＆する（第１４図）、最稜に
２５０℃の大気中で５時間の熱処理を施した後、レーザ
トリミング法により抵抗値の駒節を行うことによシ、タ
ンタル薄艇ＲＣ回路が完成する。
１Ｇ、続φてパラジウム層１１％絖−て金層１２を付着
せしめ、フォトエツチング技術によフ、＝ンデンサム及
び抵抗Ｂｔ含む回路網１＊＆する（第１４図）、最稜に
２５０℃の大気中で５時間の熱処理を施した後、レーザ
トリミング法により抵抗値の駒節を行うことによシ、タ
ンタル薄艇ＲＣ回路が完成する。
以上の如く、本発明の方法によれば、抵抗体用タンタル
系薄誤パターンをチタン金属ｌ［を保麟マスクとして熱
酸化する際、メらかしめ純水ジェット洗浄処理を施し、
該マスク上の７オトレジスト残渣及び異物等を除去する
ことによシ硫酸ボイル処理での該マスク除去が容易とな
シ、従来の方法では避けられなかったチタン金属属残シ
による外部リードボンディングでの密着不良が解消され
、信頼性の後れた高品質な混成集積回路の製造が可能と
なった。
系薄誤パターンをチタン金属ｌ［を保麟マスクとして熱
酸化する際、メらかしめ純水ジェット洗浄処理を施し、
該マスク上の７オトレジスト残渣及び異物等を除去する
ことによシ硫酸ボイル処理での該マスク除去が容易とな
シ、従来の方法では避けられなかったチタン金属属残シ
による外部リードボンディングでの密着不良が解消され
、信頼性の後れた高品質な混成集積回路の製造が可能と
なった。
第１図なｌ／ＡＬｉ＠１４図は本発明の詳細な説明する
ために示した混成集積回路の製造工程における断面図で
るる。 １・・・絶縁基板、２・・・タンタル系薄＃ ３ａ、３
ｂ。 ３ｅ、：４１−ポジ型７オトレジスト、４・・・エツチ
ングストップ層、５・・・抵抗体用タンタル薄膜、６・
−チタン金属層、７・・・純水、８−チタン酸化物。 ９・・・陽極酸化膜％１０−ニクロム合金層、１１−パ
ラジウム層、１２・−金属、ム・・・コンデンサ、Ｂ・
・・抵抗。
ために示した混成集積回路の製造工程における断面図で
るる。 １・・・絶縁基板、２・・・タンタル系薄＃ ３ａ、３
ｂ。 ３ｅ、：４１−ポジ型７オトレジスト、４・・・エツチ
ングストップ層、５・・・抵抗体用タンタル薄膜、６・
−チタン金属層、７・・・純水、８−チタン酸化物。 ９・・・陽極酸化膜％１０−ニクロム合金層、１１−パ
ラジウム層、１２・−金属、ム・・・コンデンサ、Ｂ・
・・抵抗。
Claims (1)
- 絶縁基板上に生成したタンタル系薄膜の一部をチ；ン金
属博換を保表マスクとし、熱処理する工程に於いて、該
保線マスクを７オトエ、チング法によ多形成した俊、純
水を噴射して表面を清紗にし、その後動熱処理すること
を％黴とした混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101927A JPS583257A (ja) | 1981-06-30 | 1981-06-30 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101927A JPS583257A (ja) | 1981-06-30 | 1981-06-30 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS583257A true JPS583257A (ja) | 1983-01-10 |
Family
ID=14313540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56101927A Pending JPS583257A (ja) | 1981-06-30 | 1981-06-30 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583257A (ja) |
-
1981
- 1981-06-30 JP JP56101927A patent/JPS583257A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4410867A (en) | Alpha tantalum thin film circuit device | |
| US4251326A (en) | Fabricating an RC network utilizing alpha tantalum | |
| US4978423A (en) | Selective solder formation on printed circuit boards | |
| US3220938A (en) | Oxide underlay for printed circuit components | |
| US4496435A (en) | Method of manufacturing thin film circuits | |
| JPS61129853A (ja) | 混成集積回路の製造方法 | |
| JPH0334352A (ja) | 半導体装置の製造方法 | |
| JPS5950095B2 (ja) | 半導体装置の製造方法 | |
| ES336790A2 (es) | Metodo de fabricacion de un circuito integrado por corro- sion selectiva de un substrato recubierto de capas multiplesde pelicula delgada, perfeccionado. | |
| JPH0143458B2 (ja) | ||
| TWI901323B (zh) | 電阻器及其製造方法 | |
| JPS6031260A (ja) | 混成集積回路の製造方法 | |
| JPS5815254A (ja) | 半導体素子の製造方法 | |
| JPS59107769A (ja) | 半田流れ防止域の形成方法 | |
| JPS62280051A (ja) | サ−マルヘツドの製造方法 | |
| JPS5834910A (ja) | タンタル薄膜コンデンサ−の製造方法 | |
| JPH07245303A (ja) | 金属薄膜抵抗体の製造方法 | |
| JP2000174127A (ja) | 半導体装置の製造方法 | |
| JPS5890794A (ja) | 混成薄膜集積回路の製造方法 | |
| JPS6314452Y2 (ja) | ||
| JPS5915181B2 (ja) | 半導体装置の製造方法 | |
| JPS59144164A (ja) | 混成集積回路の製造方法 | |
| JPH029190A (ja) | 抵抗体付セラミック回路板の製造方法 | |
| JPS634360B2 (ja) | ||
| JPS5910227A (ja) | 半導体装置の製造方法 |