JPS5833558B2 - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS5833558B2 JPS5833558B2 JP53162554A JP16255478A JPS5833558B2 JP S5833558 B2 JPS5833558 B2 JP S5833558B2 JP 53162554 A JP53162554 A JP 53162554A JP 16255478 A JP16255478 A JP 16255478A JP S5833558 B2 JPS5833558 B2 JP S5833558B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- display device
- vertical
- pattern
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 28
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000004793 poor memory Effects 0.000 description 1
Description
【発明の詳細な説明】
本発明は画像表示装置に関する。
従来全面パターンメモリを持った表示装置において、文
字を表示する際には、文字の行間のメモリには情報を持
たせずに使用し、メモリの使用効率が悪く、またパター
ンの密度が粗の場合には、表示文字のギザギザが目障り
となっていた。
字を表示する際には、文字の行間のメモリには情報を持
たせずに使用し、メモリの使用効率が悪く、またパター
ンの密度が粗の場合には、表示文字のギザギザが目障り
となっていた。
本発明はかかる点に鑑みてなされたもので、例えば絵等
図形を表示する時には全面にパターン表示を行ない、ま
た文字等を表示する時は全面パターンよりも表示を密に
し、しかも、メモリを有効に利用しながら行間をあげて
見易い表示を行なう画像表示装置を提供するものである
。
図形を表示する時には全面にパターン表示を行ない、ま
た文字等を表示する時は全面パターンよりも表示を密に
し、しかも、メモリを有効に利用しながら行間をあげて
見易い表示を行なう画像表示装置を提供するものである
。
以下本発明の一実施例を図面に基づいて説明する。
いま全面パターン表示をＡモード、部分的高密度表示を
Ｂモードとする。
Ｂモードとする。
第１図において、Ｍｌ ７Ｍ２２Ｍ３２Ｍ４は各々文字
、図形等のパターンを記憶した画像メモリ、ＣＨは水平
クロック入力端子、Ｃ■は垂直クロック入力端子、ＥＩ
およびＥｌは１水平期間および１垂直期間の中でメモリ
の動作を許可する信号が入力される動作許可入力端子、
ＲＨは水平アドレスレジスタリセット入力端子、ＲＶは
垂直アドレスレジスタリセット入力端子、０は水平垂直
アドレスレジスタによって指定されるメモリ内容を出力
する出力端子である。
、図形等のパターンを記憶した画像メモリ、ＣＨは水平
クロック入力端子、Ｃ■は垂直クロック入力端子、ＥＩ
およびＥｌは１水平期間および１垂直期間の中でメモリ
の動作を許可する信号が入力される動作許可入力端子、
ＲＨは水平アドレスレジスタリセット入力端子、ＲＶは
垂直アドレスレジスタリセット入力端子、０は水平垂直
アドレスレジスタによって指定されるメモリ内容を出力
する出力端子である。
該メモＩＪ Ｍ １〜Ｍ４は水平、垂直のクロック信号
によりそのアドレスレジスタが「ｌ」を加算されるが、
動作許可入力端子Ｅ １ 、Ｅ ２の両方がアクティブ
でなげれば加算もされないし、かつ出力端子Ｏに出力も
現われないものとする。
によりそのアドレスレジスタが「ｌ」を加算されるが、
動作許可入力端子Ｅ １ 、Ｅ ２の両方がアクティブ
でなげれば加算もされないし、かつ出力端子Ｏに出力も
現われないものとする。
２１はクロック制御回路で、各メモリＭ１〜Ｍ４の端子
ＣＨ，ＣＶおよびＥｌ、Ｅｌへ送る水平クロック信号、
垂直クロック信号および動作許可信号をモードＡ／Ｂに
よって切換える。
ＣＨ，ＣＶおよびＥｌ、Ｅｌへ送る水平クロック信号、
垂直クロック信号および動作許可信号をモードＡ／Ｂに
よって切換える。
３１はクロック発生回路で、メモリ読出しに必要なり口
ツク信号と水平位置指定信号と垂直位置指定信号とリセ
ット信号とをそれぞれ端子ＣＶＡ、ＣＶＢ。
ツク信号と水平位置指定信号と垂直位置指定信号とリセ
ット信号とをそれぞれ端子ＣＶＡ、ＣＶＢ。
ＣＨＡ、ＣＨＢとＥＩＬ、ＥＩＲ，ＥＩＡとＥ２１ 、
Ｅ２２．Ｅ２３．Ｅ２４．Ｅ２Ｘ。
Ｅ２２．Ｅ２３．Ｅ２４．Ｅ２Ｘ。
Ｅ２ＹとＲＶ、ＲＨとに発生し、またラスタスキャ／表
示装置５１に必要な水平同期信号および垂直同期信号を
端子Ｈおよび■に発生する。
示装置５１に必要な水平同期信号および垂直同期信号を
端子Ｈおよび■に発生する。
次にラスクスキャン表示装置５１はクロック発生回路３
１の水平、垂直同期信号によって駆動され、メモリ出力
回路４１よりの出力によって表示を行なう。
１の水平、垂直同期信号によって駆動され、メモリ出力
回路４１よりの出力によって表示を行なう。
またメモリ出力回路４１は各メモリＭ１〜Ｍ４のＯＲを
とり、ラスクスキャン表示装置５１へ出力する。
とり、ラスクスキャン表示装置５１へ出力する。
第２図は第１図のクロック発生回路３１の出力を示すタ
イムチャートで、一点鎖線より上は１垂直期間、一点鎖
線より下は１水平期間を示し、特にモードＡの水平、垂
直クロック信号ＣＨＡ。
イムチャートで、一点鎖線より上は１垂直期間、一点鎖
線より下は１水平期間を示し、特にモードＡの水平、垂
直クロック信号ＣＨＡ。
ＣＶＡはモードＢの水平、垂直クロック信号ＣＨＢ、Ｃ
ＶＢの２倍の周期を有している。
ＶＢの２倍の周期を有している。
モードＡの時、各メモリＭ１〜Ｍ４に送られる信号はク
ロック制御回路２１によって次のように制御される。
ロック制御回路２１によって次のように制御される。
ＣＶ−ＣＶＡ、ＣＨ＝ＣＨＡ
ＭＬＭ２．Ｍ３およびＭ４のＥＩ＝ＥＩＡＭ１のＥ２＝
Ｅ２１．Ｍ２のＥ ２＝Ｅ ２２Ｍ３のＥ２＝Ｅ２３、
Ｍ４のＥ２＝Ｅ２４従って第２図を参照すれば、この時
の表示画面Ｐは各メモリＭ１〜Ｍ４に対応して第３図の
ように上下方向に４つに区分されて、全面パターン表示
されており、各メモＩＪ Ｍ １〜Ｍ４の出力はメモリ
出力回路４１を通ってラスクスキャン表示装置５１に送
られている。
Ｅ２１．Ｍ２のＥ ２＝Ｅ ２２Ｍ３のＥ２＝Ｅ２３、
Ｍ４のＥ２＝Ｅ２４従って第２図を参照すれば、この時
の表示画面Ｐは各メモリＭ１〜Ｍ４に対応して第３図の
ように上下方向に４つに区分されて、全面パターン表示
されており、各メモＩＪ Ｍ １〜Ｍ４の出力はメモリ
出力回路４１を通ってラスクスキャン表示装置５１に送
られている。
モードＢの時、各メモリＭ１〜Ｍ４に送られる信号はク
ロック制御回路２１によって次のように制御される。
ロック制御回路２１によって次のように制御される。
ＣＶ＝ＣＶＢ、ＣＨ＝ＣＨＢ
ＭｌとＭ３のＥ１＝ＥＩＬ
Ｍ２とＭ４のＥ １ ＝Ｅ Ｉ Ｒ
ＭｌとＭ２のＥ２＝Ｅ２Ｘ
Ｍ３とＭ４のＥ２＝Ｅ２Ｙ
従って第２図を参照すれば、この時の表示画面ＰはＭｌ
とＭ２が、またＭ３とＭ４が左右に隣り合う状態で帯状
に上下方向適当位置に挿入されて、行間をあげた部分パ
ターン表示がなされており、各メモリＭ１〜Ｍ２はモー
ドＡに比べて水平、垂直共２倍の速度で読み出され、表
示密度は４倍になっている。
とＭ２が、またＭ３とＭ４が左右に隣り合う状態で帯状
に上下方向適当位置に挿入されて、行間をあげた部分パ
ターン表示がなされており、各メモリＭ１〜Ｍ２はモー
ドＡに比べて水平、垂直共２倍の速度で読み出され、表
示密度は４倍になっている。
このような部分高密度表示は特に文字表示において効果
があると考えられるもので、例えば全面パターン時は水
平方向１２８ドツトで表示し、部分高密度は水平方向２
５６ドツトで表示すると考えると、全面パターン時では
横−行を英数字で１６文字、漢字で８文字程度の表示を
することになるが、部分高密度時では英数字で３２文字
、漢字で１６６文字程を表示することができ、詳細な文
章を表示可能で、理解し易い表示にすることができる。
があると考えられるもので、例えば全面パターン時は水
平方向１２８ドツトで表示し、部分高密度は水平方向２
５６ドツトで表示すると考えると、全面パターン時では
横−行を英数字で１６文字、漢字で８文字程度の表示を
することになるが、部分高密度時では英数字で３２文字
、漢字で１６６文字程を表示することができ、詳細な文
章を表示可能で、理解し易い表示にすることができる。
また、同じ程度の文字数では、より細かなフォントで表
示することができるという効果がある。
示することができるという効果がある。
またこの時の帯の位置、すなわちＥ２Ｘ。Ｅ２Ｙはクロ
ック発生回路３１において適当に見易い位置に設定する
ことができる。
ック発生回路３１において適当に見易い位置に設定する
ことができる。
またこの位置を時間と共に移動すれば、画面をスクロー
ル表示することができる。
ル表示することができる。
なおモードＡの場合のＥ２１ 、Ｅ２２．Ｅ２３゜Ｅ２
４についても同様にスクロール表示することができる。
４についても同様にスクロール表示することができる。
このＥ２１ 、Ｅ２２．Ｅ２３．Ｅ２４と上記Ｅ２Ｘ、
Ｅ２Ｙが画面の垂直位置指定信号である。
Ｅ２Ｙが画面の垂直位置指定信号である。
水平方向も用様にＥＩＩ、ＥＩＲ。ＥＩＡを水平位置指
定信号として動作させることができる。
定信号として動作させることができる。
また画像メモリの数を４枚に限らず応用できるものであ
る。
る。
′以上述べたように本発明は、全面パターン
表示と行単位の部分高密度パターン表示とを切換えた見
易い表示を、メモリを有効に利用しながら行なうことが
でき、しかも、従来と同程度の文字数では、より細かな
フォントで表示することができるとともに従来より多く
の文字数で表示することも可能である。
表示と行単位の部分高密度パターン表示とを切換えた見
易い表示を、メモリを有効に利用しながら行なうことが
でき、しかも、従来と同程度の文字数では、より細かな
フォントで表示することができるとともに従来より多く
の文字数で表示することも可能である。
また縦横のスクロール機能により変化のある画像を楽し
むことができる優れたしかも低価格の画像表示装置を得
るに至ったのである。
むことができる優れたしかも低価格の画像表示装置を得
るに至ったのである。
図面は本発明の一実施例を示し、第１図はそのフロック
図、第２図はクロック発生回路出力を示すタイムチャー
ト、第３図は全面パターン表示の場合の表示画面と画像
メモリとの対応を示す説明図、第４図は部分高密度パタ
ーン表示の場合の表示画面と画像メモリとの対応を示す
説明図である。 Ｍ１〜Ｍ４・・・・・・画像メモリ、２１・・・・・・
クロック制御回路、３１・・・・・・クロック発生回路
、４１・・・・・・メモリ出力回路、 ５１−・・・・ラスクスキャン表示装 置。
図、第２図はクロック発生回路出力を示すタイムチャー
ト、第３図は全面パターン表示の場合の表示画面と画像
メモリとの対応を示す説明図、第４図は部分高密度パタ
ーン表示の場合の表示画面と画像メモリとの対応を示す
説明図である。 Ｍ１〜Ｍ４・・・・・・画像メモリ、２１・・・・・・
クロック制御回路、３１・・・・・・クロック発生回路
、４１・・・・・・メモリ出力回路、 ５１−・・・・ラスクスキャン表示装 置。
Claims (1)
- 【特許請求の範囲】 １ メモリ読出しアドレスを制御できる複数個の画像メ
モリと、クロック発生回路から各メモリへ供給する密と
粗のクロック信号と画面中のメモリ位置を指定する垂直
および水平位置指定信号を全面パターン表示モードと部
分パターン表示モードとで切換え制御するクロック制御
回路と、各メモリ出力のオアをとり出力するメモリ出力
回路と、各モードにおいて同一水平垂直周波数で駆動さ
れ、前記メモリ出力回路の出力により画面に全面パター
ン表示と画面の一部に高密度で部分パターン表示を行な
うラスクスキャン表示装置とを有することを特徴とする
画像表示装置。 ２ クロック発生回路は、垂直位置指定信号または水平
位置指定信号が時間と共に移動するように構成され、ス
クロール表示が行なわれるようにしたことを特徴とする
特許請求の範囲第１項記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53162554A JPS5833558B2 (ja) | 1978-12-26 | 1978-12-26 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53162554A JPS5833558B2 (ja) | 1978-12-26 | 1978-12-26 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5588093A JPS5588093A (en) | 1980-07-03 |
| JPS5833558B2 true JPS5833558B2 (ja) | 1983-07-20 |
Family
ID=15756790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53162554A Expired JPS5833558B2 (ja) | 1978-12-26 | 1978-12-26 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833558B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0595639A (ja) * | 1991-08-20 | 1993-04-16 | Misawa Homes Co Ltd | 高気密断熱住宅における電力供給システム |
-
1978
- 1978-12-26 JP JP53162554A patent/JPS5833558B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5588093A (en) | 1980-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920005611A (ko) | 정지화상 표시장치 | |
| JPS638488B2 (ja) | ||
| JPS59102284A (ja) | 画面表示制御方式 | |
| JPS5833558B2 (ja) | 画像表示装置 | |
| KR870700255A (ko) | 통신 시스템에 있어서 복수의 문자도형정보를 단말쪽에서 다화면의 디스플레이에 동시에 표시하는 방법 및 장치 | |
| JPS59220785A (ja) | Ｃｒｔ表示装置 | |
| JPS628192A (ja) | カ−ソル制御回路 | |
| JPS5936267B2 (ja) | ディスプレイ装置におけるメモリ追加方式 | |
| JPS6292071A (ja) | 拡大表示の制御方式 | |
| JPS5882292A (ja) | 異サイズ文字表示デイスプレイ装置 | |
| JPS6011891A (ja) | 表示装置制御方式 | |
| JPS60175082A (ja) | ブラウン管表示におけるフオント配置制御回路 | |
| JPS6032088A (ja) | Ｃｒｔ表示端末装置 | |
| JPS61219082A (ja) | 表示制御装置 | |
| JPS61188587A (ja) | マルチウインド制御方式 | |
| JPS63195696A (ja) | 高速描画方法 | |
| JPS61153695A (ja) | 文字表示制御方式 | |
| JPH01283591A (ja) | 文字属性表示回路 | |
| JPS61203487A (ja) | 画像メモリ制御方式 | |
| JPS62145280A (ja) | ビツトマツプデイスプレイにおける表示修飾制御方式 | |
| JPH0918815A (ja) | Ｎｔｓｃ用キャラクタフォントのｐａｌ表示用変換回路 | |
| JPS59232389A (ja) | デイスプレイ装置における文字表示方式 | |
| JPS60126694A (ja) | グラフィックディスプレイ | |
| JPH0415689A (ja) | 画像表示回路 | |
| JPS59151186A (ja) | 文字表示装置 |