JPS583419A - チヤタリング防止回路 - Google Patents
チヤタリング防止回路Info
- Publication number
- JPS583419A JPS583419A JP56101915A JP10191581A JPS583419A JP S583419 A JPS583419 A JP S583419A JP 56101915 A JP56101915 A JP 56101915A JP 10191581 A JP10191581 A JP 10191581A JP S583419 A JPS583419 A JP S583419A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- input
- contact
- chattering
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、機械的接点の開閉によるチャタリング防止
回路＃ＩＣ＠中す屯のであるＯ従来、マイクロスイッチ
、リレーおよびリードスイッチ等の接点信号のチリリン
グ雑音除去は、。
回路＃ＩＣ＠中す屯のであるＯ従来、マイクロスイッチ
、リレーおよびリードスイッチ等の接点信号のチリリン
グ雑音除去は、。
第１図に示すよう壜積分回路１と波形整形回路２との組
合わせ回路を採用して行う方法が一般的である。しかし
ながら、かかる従来の構成によれば、波形がなまり易く
、またチャタリングの程度によっては吸収しきれないと
言う欠点があった◎本発明は、この様な欠点を除去する
ことを目的とし、この様な目的は、接点の開閉による接
点信号をＪ入力とし該接点信号の反転信号をに入力とす
る第１のＪ−に７１Ｊ ツブフロップと、＃第１のフリ
ップ７０ツブに縦続接続された３個のＪ−にフリップ７
０ツブを有し、かつ＃ｎ＋１個のアリツブフロップのリ
セット端子入力を全て＃Ｊ大入力接続し、最終段のＪ−
にフリップ７０ツブから出力を得る積和したことを特徴
とするチャタリング防止回路によって達成される。
合わせ回路を採用して行う方法が一般的である。しかし
ながら、かかる従来の構成によれば、波形がなまり易く
、またチャタリングの程度によっては吸収しきれないと
言う欠点があった◎本発明は、この様な欠点を除去する
ことを目的とし、この様な目的は、接点の開閉による接
点信号をＪ入力とし該接点信号の反転信号をに入力とす
る第１のＪ−に７１Ｊ ツブフロップと、＃第１のフリ
ップ７０ツブに縦続接続された３個のＪ−にフリップ７
０ツブを有し、かつ＃ｎ＋１個のアリツブフロップのリ
セット端子入力を全て＃Ｊ大入力接続し、最終段のＪ−
にフリップ７０ツブから出力を得る積和したことを特徴
とするチャタリング防止回路によって達成される。
以下本発明を実施例に基づいて説明する◎華２図は、本
発明の実施例を示し、第３図はその動作タイムチャート
〒ある。
発明の実施例を示し、第３図はその動作タイムチャート
〒ある。
図中Ｓは接点、ＦＦａ−ＦＦａはＪ−にフリップフロッ
プ、ＣＫはクロック５ＴＮＶはインバータ、■は直流電
源である。
プ、ＣＫはクロック５ＴＮＶはインバータ、■は直流電
源である。
図において、Ｊ−にフリップフロップＦＦＩのＪ端子に
け接点信号Ａが、Ｋ端子にけインバータＩＮＶを介して
接点信号゛の反転（５号が入力されるＯＪ−にフリップ
フロップＦＦ１〜ＦＦ’４はそれぞれ、前段の７リツプ
フロツプのＱ出力がＪ端子ＶでＱ出力かに端子に人力さ
れ、かつＪ’ −ＫフリップフロップＦＦ、〜ＦＦ番の
リセット端子Ｒνこは接点信号Ａが入力される。この様
な構成にお論て、時刻Ｔ１において、接点Ｓがオフから
オンに切替わると、第３図に示す如き接点信号ＡがＪ−
にフリップフロラ７ＦＦ、のＪ端子とリセット＾子Ｒに
入力し、図示しない接点信号を反転した信号かに端子に
入力する。
け接点信号Ａが、Ｋ端子にけインバータＩＮＶを介して
接点信号゛の反転（５号が入力されるＯＪ−にフリップ
フロップＦＦ１〜ＦＦ’４はそれぞれ、前段の７リツプ
フロツプのＱ出力がＪ端子ＶでＱ出力かに端子に人力さ
れ、かつＪ’ −ＫフリップフロップＦＦ、〜ＦＦ番の
リセット端子Ｒνこは接点信号Ａが入力される。この様
な構成にお論て、時刻Ｔ１において、接点Ｓがオフから
オンに切替わると、第３図に示す如き接点信号ＡがＪ−
にフリップフロラ７ＦＦ、のＪ端子とリセット＾子Ｒに
入力し、図示しない接点信号を反転した信号かに端子に
入力する。
−この様にＪ端子とリセット端子ＲＫ同時に接点る聞出
力が得られない。
力が得られない。
時刻Ｔ、において、接点Ｓがオンからオフに切替わると
きのチャタリングがなくなると、リセット端子ｆｔ＆ｃ
ｆ１“の信号が入力されるため１］セツトされなくなり
、クロックＣＫＫ（ロ）期してシフト動作が開始される
。関の例！は、Ｊ−にフリップフロップを４個接続して
いるため、時刻Ｔ、以後４クロック目でＪ−にフリップ
フロップＦＦ、から出力ＯＵＴが得られる。
きのチャタリングがなくなると、リセット端子ｆｔ＆ｃ
ｆ１“の信号が入力されるため１］セツトされなくなり
、クロックＣＫＫ（ロ）期してシフト動作が開始される
。関の例！は、Ｊ−にフリップフロップを４個接続して
いるため、時刻Ｔ、以後４クロック目でＪ−にフリップ
フロップＦＦ、から出力ＯＵＴが得られる。
以上詠べた様に本発明によれば％Ｊ−に７１Ｊツブフロ
ツプを複数縦続接続し、Ｊ端子とリセット端子に同一信
号を与える様にしているのでチャタリングが持続してい
る間は出゛力が出されず、チャタリング終了後和出力が
得られるので、チャタリングの防止が可能となる。
ツプを複数縦続接続し、Ｊ端子とリセット端子に同一信
号を与える様にしているのでチャタリングが持続してい
る間は出゛力が出されず、チャタリング終了後和出力が
得られるので、チャタリングの防止が可能となる。
第１図は従来のチャタリング防止回路を示す図、第２１
は本発明によるチャタリング防止回路を示す図、＠３図
は第２図の動作タイムチャートであゐＯ 図中、ＦＦ、〜ＦＦ、はＪ−にフリップフロップ、ＩＮ
Ｖけインバータ、ＣＫＦｉクロック、Ａは接点信号、Ｓ
け接点である。
は本発明によるチャタリング防止回路を示す図、＠３図
は第２図の動作タイムチャートであゐＯ 図中、ＦＦ、〜ＦＦ、はＪ−にフリップフロップ、ＩＮ
Ｖけインバータ、ＣＫＦｉクロック、Ａは接点信号、Ｓ
け接点である。
Claims (1)
- 接点の開閉による接点信号をＪ入力とし該接点信号の反
転信号をに入力とする第１のＪ−にフリップフロップと
皺第１のフリップフロップに縦続ｉｕ＊−ｇれたｎｌｌ
のＪ−にフリップ７ｏツブを有し、かつ該ｎ＋１個のフ
リップフロップのリセット端子入力を全て＃Ｊ入力Ｋｌ
！続し、最終段のＪ−にフリップフロップから出力を得
る様にしたことを特徴とするチャタリング防止回路０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101915A JPS583419A (ja) | 1981-06-30 | 1981-06-30 | チヤタリング防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101915A JPS583419A (ja) | 1981-06-30 | 1981-06-30 | チヤタリング防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS583419A true JPS583419A (ja) | 1983-01-10 |
Family
ID=14313199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56101915A Pending JPS583419A (ja) | 1981-06-30 | 1981-06-30 | チヤタリング防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583419A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009010827A (ja) * | 2007-06-29 | 2009-01-15 | Toyota Central R&D Labs Inc | ノイズ除去回路及びそれを備えたコンパレータ回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5025446B1 (ja) * | 1970-04-24 | 1975-08-23 |
-
1981
- 1981-06-30 JP JP56101915A patent/JPS583419A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5025446B1 (ja) * | 1970-04-24 | 1975-08-23 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009010827A (ja) * | 2007-06-29 | 2009-01-15 | Toyota Central R&D Labs Inc | ノイズ除去回路及びそれを備えたコンパレータ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS583419A (ja) | チヤタリング防止回路 | |
| JPH03163908A (ja) | クロツク信号遅延回路 | |
| JPS59144931U (ja) | ラツチドコンパレ−タ | |
| JPH05259895A (ja) | 奇数分周器 | |
| JPS586348B2 (ja) | エイゾウシンゴウクリツパカイロ | |
| JPS59119926A (ja) | カウンタ回路 | |
| JPH04335709A (ja) | ラッチ回路およびそれを用いたａ／ｄ変換器 | |
| JPH0546355Y2 (ja) | ||
| JPH0377406A (ja) | 発振制御回路 | |
| JPH0613892A (ja) | 分周回路 | |
| JPH11145788A (ja) | フリップフロップ装置および半導体装置 | |
| JPS63177224A (ja) | 割込回路 | |
| JPS6030498U (ja) | エコ−回路 | |
| JPH05243975A (ja) | クロック分周回路 | |
| JPS6136947A (ja) | 半導体装置 | |
| JPH02125527A (ja) | 分周回路 | |
| JPH0223092B2 (ja) | ||
| JPS61230516A (ja) | パルス信号監視回路 | |
| JPH0522121A (ja) | 分周器 | |
| JPH0494211A (ja) | チャタリング除去回路 | |
| JPS639687B2 (ja) | ||
| JPS62232214A (ja) | 雑音除去回路 | |
| JPS60127033U (ja) | 論理回路の出力回路 | |
| JPS5947897U (ja) | 切替時刻設定回路 | |
| JPS61164323A (ja) | タイミングパルス形成回路 |