JPS5834617A

JPS5834617A - 発振回路

Info

Publication number: JPS5834617A
Application number: JP56131580A
Authority: JP
Inventors: Yasuhiro Shin; 真　康博
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1981-08-24
Filing date: 1981-08-24
Publication date: 1983-03-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、低容量のコンデンサでも動作する発振回路に
関するものである。

従来の、コンパレータ、抵抗、コンデンサを使用した発
振回路の一例を第１図に示す、この図において、第１電
源電位入力端治は第１抵抗２の一端に接続され、第１抵
抗２の他端はコンパレータ１１の非反転入力端（＋端子
）８と第２抵抗３の一端に接続されている。第２抵抗３
の他端紘、コンパレータ１１の出力端、出力端子４、第
３抵抗７の一端に接続され、第３抵抗７の他端はコンパ
レータ１１の反転入力端（一端子）９とコンデンサ６の
一端に接続され、コンデンサ６の他端は第２電源電位入
力端子５に接続されている。コンパレータ１１の高電位
電源入力端は第３電源電位入力端子ｌＯへ、又、コンパ
レータ１１の低電位電源入力端は前記第２電源電位入力
端子５へ接続されている。

次に、第１図の回路の動作について説明する。

第１図の第３電源電位入力端子１０に高電位（念とえば
＋６ｖ）、第２電源電位入力端子５に低電位（たとえば
ＯＶ）、第１電源電位入力端子１に中間電位（たとえば
３Ｖ）を入力する。

コノ時、コンパレータ１１の出力が＠　Ｌ　５　レベル
であるとすると（第２図人波形のＤ−Ｅ区間）、コンパ
レータ１１の非反転入力端８には、第１電源電位（３Ｖ
）とコンパレータ１１の出力レベル（めＯｖ）とを抵抗
２，３により分圧した電位が入力される（第２１ＷＢ波
形、Ｄ−Ｅ区間）、この状態においては、コンパレータ
１１の反転入力端９の電位は、非反転入力端８の電位よ
シ高く、たとえば第２図Ｃ波形のＤ点の電位となる。こ
の電位は、コンデンサ６に蓄わ見られた電荷により生じ
た電圧であり、この充電電圧は、第３抵抗７を通してコ
ンパレータ１１の出力の“Ｌ”レベルに吸収される。こ
のため、コンデンサ６の両端に発生した電位は、第２図
Ｃ波形のＤ−Ｅ区間のように放電曲線（はぼ直線に近い
）を描いて低下する。

コンデンサ６の電位が第２図Ｃ波形のＥ点まで低下する
と、この電位はコンパレータ１１の非反転入力端８の電
位（第２図Ｂ波形のＥ点）よシ下がるため、コンパレー
タ１１の出方は訂５２図人波形のＥ点のように■”レベ
ルに切シ替わる。

−ｔンパレ−タ１１の出力がＨ”レベルニ切９替わると
、コンパレータ１１の非反転入力端８の電位バ第１電源
電位とコンパレータ１１の出力電位とを抵抗２，３によ
り分圧した電位１で上昇すル、又、コンデンサ６の電位
（コンパレータ１１の反転入力端９の電位）が、コンパ
レータ１１の出力″Ｈ“によって抵抗７を通してコンデ
ンサ６が充電されるため上昇を始める（第２図Ｃ波形、
Ｅ−Ｆ区間）、コンデンサ６の電位が第２図Ｃ波形のＦ
点まで上がると、コンパレータ１１の反転入力端９の電
位が非反転入力端８の電位より上がるため、コンパレー
タ１１出力は＠　Ｌ　＃となる（＃ｇ２図人図形波形点
）。

コンパレータ１１の出力がＬとなると、非反転入力端８
の電位社第１電源電位とコンパレータ１１出力の１Ｌｍ
レベルとを抵抗２．３により分圧した電位まで下がる（
第２図Ｂ波形、Ｆ点）。又、コンデンサ６の電位も、そ
のコンデンサ６が抵抗７を通してコンパレータ１１の出
力＠Ｌ″に放電するため、下降を始める（第２図Ｃ波形
、Ｆ−Ｇ区間）。

以下、同様にコンデンサ６の充放電をくり返し、出力＃
Ｆ４から第２図人波形を得ることが出来る。

しかるに、以上のような従来の発振回路は次のような欠
点がある。すなわち、使用するコンデンサ６の容量を小
さくすると（２００〜１０００ＰＦ程度）、コンパレー
タ１１の出力から抵抗７を通して充放電するため、コン
パレータ１１のソース（電流出力能力）とシンク（電流
吸込み能力）とが同じでないと、コンデンサ６の充放電
状態が異なシ、出力波形の＠Ｈ”と″Ｌ’の比がくずれ
、いずれかの出力レベルの区間が広がってしまう。

一般に、コンパレータ１１の出力は、シンクがソースに
比べて強いため、第２図人波形（出力パルス）の′″Ｈ
″Ｈ″区間”区間よりも広がってしまう、この状態でさ
らにコンデンサ６の容量を小さくすると（１０〜１００
ＦＦ程度）、上記と同様に動作するが、コンデンサ６の
容量が小さすぎるため、コンデンサ６の充放電速度（特
に放電速度）にコンパレータ１１の動作速度が追い付け
ず、コンパビータ１１の自己発振や異状発振が起きてし
まう。

又、コンデンｔ６の充放電の時間を充分数るため抵抗７
を大きくした場合は次の問題が生じる。

■コンパレータ１１の入力段にＰＮＰタイゾのトランジ
スタを使用する場合、反転入力端９からのリーク出力電
流１〜２ｎＡが充放電用抵抗７及びコノバレー）１１の
シ／り、ソースの出力能力比に対して無視出来なくなる
。

■コンパレータ１１０入力段にＮＰＮタイプのトランジ
スタを使用する場合には、反転入力端９ぺのリーク入力
電流（１ｎＡ程度）が、上記と同様無視出来なくなる。

■コンパレータ１１の入力段にＦＥＴを使用する場合に
は１反転入力端９のリーク電流は無視出来るが、オフセ
ットが増加し、しかも、コンデンサ６の充放電が指数関
数曲線であるため、発振の安定度が得られない。

よって、従来方式では、コンデンサ６が最低２００ＰＦ
は必要であり、これ以下に下げる場合には安定発振が不
可能となる。又、ＩＣにこの回路を内蔵することは、コ
ンデンサ６の容量が２００ＰＦ以上と大きいため不可能
となシ、この回路をＩＣに内蔵する場合には、コンデン
サ６用に１つの端子を使用しなければならなくなる。

本発明は上記の点に鑑みなされたもので、１ＯＦＦ程度
の小容量コンデンサにおいても安定に発振動作をする発
振回路を提供することを目的とする。

すなわち、この発明の発振回路は、充電用と放電用の２
つの定電流回路を使用し、この２つの定電流回路の一方
のみをスイッチ動作させることによりコンデンサ（容量
）の充放電を行ない、このコンデンサの電位をコンパレ
ータにより判定して、ヒステリシスを付け、発振出力を
得ることを特徴とする。

以下、この発明の実施例を図面を参照して説明する。

第３図はこの発明の第１の実施例である。第３図におい
て、第１電源電位入力端子１２はＰＮＰトランゾスタ１
４，１５のエンツタ、抵抗２０　　、　２６の一端に接
続され、第２電源電位入力端子１３は抵抗１６　、２．
８の一端、ＮＰＮ）ランゾスタ１８゜１９　、２２　、
３０のエミッタ、コンデンサ（容量）２４の一端に接続
されている。ただし、コンデンサ２４の一端は、第２電
源電位入力端子１３ではなく、第１電源電位入力端子１
２に接続してもよい、トランジスタ１４のペース、トラ
ンジスタ１５のベース、トランジスタ１４のコレクタ、
抵抗１６の他端は全て接続される。トランジスタ１４．
１５および抵抗１６は第１定電流源（第１定電流回路）
１７を構成している。又、トランジスタ１８のペース、
トランジスタ１９のペース、トランジスタ１９のコレク
タ、トランジスタ２２のコレクタ、抵抗２０の他端に全
て接続される。トランジスタ２・２はスイッチ手段２３
を、トランジスタ１８゜１９および抵抗２０は第２定電
流源（第２定電流回路）２１をそれぞれ構成する。トラ
ンジスタ１５のコレクタ、トランジスタ１８のコレクタ
、コンデンサ２４の他端、コンパレータ２５の非反転入
力端（第１人力部）は全て接続され、第１定電流源１７
によるコンデンサ２４の充電、第２定電流源２１による
コンデンサ２４の放電を行なう、抵抗２６の他端、抵抗
２７の一端、コンパレータ２５の反転入力端（第２人力
Ｓ）が接続され、抵抗２７の他端と抵抗２Ｂの他端、ト
ランジスタ３０のコレクタが接続されている。コンパレ
ータ２５の出力端（出力部）は出力端子３４、バッファ
３２０入力端、インバータ３３の入力端に接続される。

バッファ３２の出力はトランジスタ３００ペースに、イ
ンバータ３３の出力はトランジスタ２２０ペースに各々
接続され、トランジスタ２２．３０のＯＮ　、　ＯＦＦ
を制御する。トランジスタ３０はスイッチ手段３１とし
て動作し、ベースに″Ｈ”レベルが入力されると、コレ
クタとエミッタが導通状態となシ、抵抗２８の両端に発
生する電位をＯｖとする。一方、トランジスタ３００ペ
ースに′″Ｌ”レベルが入力された時そのコレクタとニ
オツタは遮断し、抵抗２８の両端に電位が発生する。こ
れにより、コンパレータ２５の非反転入力端（抵抗２６
．２７の接続部）にヒステリシスを作る。このため、抵
抗２６．２７．２８ｔｌｊヒステリシス手ＲＣバイアス
回路）２９として動作する。

このように構成された第１の実施例の動作を説明する。

今、コンパレータ２５の出力が＠Ｌｍレベルであるとす
ると（第４図Ｉ−１波形、Ｌ−１、Ｍ−／１区間）、こ
の＠Ｌルベルは出力レベルとして取ル出せるだけでなく
、バッファ３２を通してトランジスタ３０のベースへ伝
達される。したがって、トランジスタ３０のコレクタ、
エミッタ間が遮断状態とカシ、抵抗２８に電流が流れ、
その両端に電圧が発生する。よって、抵抗２６と抵抗２
７゜囮による分圧電位がコンパレータ２５の反転入力端
に入力される（第４図Ｊ−１波形、Ｌ−１，Ｍ−１区間
）、これは、ヒステリシス手段２９の高電位（第１バイ
アス電位）として働く。

又、前記インバータ３３の入力へ伝達された”Ｌ″ルベ
ル　＃　ＨＪレベルとなってトランジスタ２２０／’ｔ
−スヘ出カされる。トランジスタ２２は、この”Ｈ″レ
ベルょシコレクタとエミッタが導通し、トランジスタ１
９のベース、コレクタ及びトランジスタ１８のベースを
第２電源電位（通常ＧＮＤンとショートさせる。これに
ょシ、第１電源電位入カ端子１２よシ抵抗２ｏ、トラン
ジスタ２２のコレクタ、エミッタを通して電流が流れる
が、トランジスタ１８．１９が共に非動作状態であるた
め、第２定電流源２１ｉｔカレント・ミラーとして動作
せず、トランジスタ１８のコレクタは開放状態となって
いる。

この時、第１定電流源１７＃ｉ、）ランゾスタ１４゜１
５がカレント・ミラー動作しているため、トランジスタ
１４の’１Ｂ　（通常ｏ、７■）と抵抗１６、反び第１
と第２電源電位間の電圧により決定される電流が、トラ
ンジスタ１５のコレクタよシ流し出される。今、トラン
ジスタ１８が遮断状態のため、上記電流はコンデンサ、
２４の充電電流となる。

この場合、充電電流は定電流のため、第４図のに一１波
形、Ｌ−１，Ｍ−１区間に示すように充電特性は直線と
なる。この充電にょ９．コンパレ〜り２５の非反転入力
端の電位が反転入力端電位よシ高くなった瞬間（８４図
Ｍ−１点ンに、コンパレータ２５の出力が”Ｈ”レベル
となる（第４図Ｉ−１波形、Ｍ−１，Ｎ−１区間）。

＊　ンハレ−１２５の出力のＩＩ　Ｈａレベルはバッフ
ァ３２の入力、インバータ３３の入力に供給され、さら
にそれらの出力端に伝達され、バッファ３２の出力ｔｊ
：　）　２ンジスタ３０のベースへ送うレ！、　　）ラ
ンシス／３０Ｆｉ、この信号にょタコレクタ、ベースが
導通し、抵抗２８の両端の電位を第２電源電位とする０
、よって、抵抗２６と抵抗２７による分圧電位がコンパ
レータ２５の反転入力端に入力される（第４図Ｊ−１波
形、Ｍ−１，Ｎ−１区間）、これ蝶、ヒステリシス手段
２９の低電位（第２バイアス電位）として働く。

又、前記インバータ３３の入力へ伝達された１Ｈ”レベ
ルは、＠Ｌルベルとなってトランジ、ｘ、１２２ｆ）ベ
ースへ出力される。トランジスタ２２は、この＠Ｌ”レ
ベルによシコレクタとエミッタが遮断し、トランジスタ
１８ｔ　ｌ　９／ｄカレント・ミラーとして動作状態と
なり、抵抗２ｏ、トランシスｌ　ｌ　９　ＯＶｓｚ　（
通常０．７　Ｖ　）　、第１と第２電源電位間の電圧に
より決定される電流がトランジスタ１８のコレクタよシ
吸収される。この電流値は、ＡＩ記第１定電流源１７の
出力電流（トランジスタ１５のコレクタよシ流し出され
る電流）の約２倍に設定するのが一般的であ諷、ただし
、（第２定電流源２１の電流吸収値）〉（第１定電流源
１７の電流流し出し値）が条件である。

よって、第２定電流源２１にょ９、第１定電流源１７で
流し出す電流を吸収するだけでなく、さらに残りの吸収
電流（（第２定電流の吸収値」−（第１定電流の流用値
））によりコンデンサ２４に蓄積され九電荷を放電する
ことになる（第４ＥＫ−１波形、Ｍ−１，Ｎ−１区間）
、この場合も、放電電流は定電流のため、放電特性は直
線となる。

この放電により、コンパレータ２５の非反転入力端の電
位が反転入力端の電位よシ低くなった瞬間（ｇ４図Ｎ−
１点）に、コンパレータ２５の出力はパＬルベルとなる
（第４図Ｉ−１波形、Ｎ−１，０−１区間）、この“Ｌ
ルベルは、バッファ３２の入力、インバータ３３の入力
、出力端子３４へ伝達される。

これにより一周期を終了し、以後、同様にコンデンサ２
４の充放電をくシ返し、第４図Ｉ−１波形の出力を得る
ことが出来る。

以上、説明したように、第１の実施例では、使用するコ
ンデンサ２４の容量を小さく（ＩＯＰＦ〜１００ＰＦ程
度）しても、第１定電流源１７による充電と第２定電流
源２１による放電とを使用するため、従来方式のように
大幅に充放電特性が異なることがなく、出力波形の“Ｈ
″と”Ｌ”の比がくずれることが少ない、また、発振周
波数はニンデン？２４の容量と、第１と第２足電流源１
７゜２１の電流値、及びヒステリシス手段２９のヒステ
リシス電圧により規定出来るため、従来方式のようにコ
ンパレータの自己発振や異状発振が起きない。

さらに、コンデンサ２４の充放電に定電流回路を使用し
ているため、ヒステリシス電圧の幅は、上限は、第１電
源電位−トランジスタ１４のｖＢｌ電圧まで、下限は、
第２電源電位十ト２ンゾスタ１９の■□電圧まで広げる
ことが出来、又、充放電特性が直線となるため、安定な
発振周波数を低周波（数１００　Ｈｚ）から高周波（数
１００　ＫＨｚ　）まで得ることが出来る。

又、コンデンサ２４がｌ０ＦＦ程度でも発振可能な丸め
、本回路を１端子も使用せずにＩＣに内蔵することが可
能となる。

第５図はこの発明の第２の実施例であフ、以下詳細に説
明する。第５図において、第１電源電位入力端子３５は
ＰＮＰ　）ランジスタ３７，３８゜４５．５３のエミッ
タ、抵抗４３．４９の一端へ各々接続されている。第２
電源電位入力端子３６はＮＰＮ）ランジスタ４１．４２
のエミッタ、抵抗３９．５１の一端、コンデンサ（容量
）４７の一端に接続されている。ただし、コンデンサ４
７の一端は第２電源電位入カ端子３６ではなく、第１電
源電位入力端子３５へ接続しても良い、トランジスタ３
７０ベースとコレクタ、トランジスタ３８のペース、ト
ランジスタ４５のコレクタ、抵抗３９の他端は接続され
る。トランジスタ３７．３Ｂおよび抵抗３９は第１定電
流源（第１定電流回路）４０を、ま九トランジスタ４５
はスイッチ手段４６を形成する。トランジスタ４１のペ
ース、トランジスタ４２０ベースとコレクタ、抵抗４３
の他端Ｆｉ接続されており、これらトランジスタ４１　
、４２および抵抗４３は第２定電流源（第２定電流回１
％　）　４４を構成する。トランジスタ３８のコレクタ
、トランジスタ４１のコレクタ、コンデンサ４７の他端
、コンパレータ４８の反転入力端（第２人力部）は接続
され、第１定電流源−４０によるコンデンサ４７０充電
、第２定電源４４によるコンデンサ４７の放電が行なわ
れる。抵抗４９の他端は抵抗５ｏの一端トトランジスタ
５３のコレクタに接続され、抵抗５θの他端は抵抗５１
の他端とコンパレータ４８の非反転入力端（第１入力部
）に接続される。

コンパレータ４８の出力端（出力部）は出力端子５７、
バッファ５６の入力、インバータ５５の入力に接続され
ている。バッファ５６の出力はトランジスタ４５のペー
スへ、インバータ５５の出力はトランジスタ５３のペー
スへ各々接！ｌｔｔ、　）う／ラスタ４５．５３のＯＮ
、ＯＦＦを制御する。

トランジスタ５３はスイッチ手段５４として動作し、ペ
ースに”Ｈ”レベルが入力された時にエミッタとコレク
タが遮断し、抵抗４９０両端に電位が発生する。一方、
トランジスタ５３０ペースに１Ｌルベルが入力された時
、エミッタとコレクタが導通し、抵抗４９の両端に発生
する電位がＯＶとなり、抵抗５０の一端に第１電源電位
のレベルが発生する。これにより、コンパレータ４８の
非反転入力端にヒステリシスを作る。このため、抵抗４
９，５０，５１はヒステリシス手段（バイアス回路）５
２として動作する。

このように構成された第２の実施例の動作を説明する。

今、コンパレータ４８の出力が＠Ｌルベルであるとする
と（第６図Ｉ−２波形、Ｌ−２，Ｍ−２区間）、この信
号は出力信号として取り出せるだけでなく、インバータ
５５を通して″″Ｈ’Ｈ’レベルされ、トランジスタ５
３のペースへ伝達される。この＠Ｒ１レベルによりトラ
ンジスタ５３はエミッタ、コレクタ間が遮断し、抵抗４
９の両端には電圧が発生する。よって、抵抗４９，５０
と抵抗５１による分圧電位がコンパレータ４Ｂの非反転
入力端に発生する（第６図Ｊ−２波形、Ｌ−２，Ｍ−２
区間）、これは、ヒステリシス手段５２の低電位（第１
バイアス電位）として働く。

又、前記バッファ５６の出力はトランジスタ４５ノア＜
〜スヘ伝達され、トランジスタ４５のエミッタ、コレク
タ間を導通状態とする。このため、トランジスタ３７．
３８のペースに第１電源電位レベルが発生するため、両
トランジスタ３７．３８ともＯＦＦ　　Ｌ、カレント・
ミラーとして動作せず、トランジスタ３８のコレクタは
浮いた状態となる。

この時、第２定電流源４４は、常にトランジスタ４１．
４２がカレント・ミラー動作しているため、トランジス
タ４２のｖｌ、ｌ（通常０．７　Ｖ　）　、　抵抗４３
、第１と第２電源電位間の電圧により決定される電流が
トランジスタ４１のコレクタよシ吸収される。今、トラ
ンジスタ３８は遮断状態のため、上記電流はコンデンサ
４７の放電電流となる。

この場合、放電電流は定電流のため、第６図のに一２波
形、Ｌ−２，Ｍ−２区間に示すように放電特性が直線と
なる。この放電により、コンパレータ４８の反転入力端
の電位が非反転入力端の電位より低くなった瞬間（第６
図Ｍ−２点）に、コンパレータ４−８０出力が１Ｈ″レ
ベルとなる（第６図Ｉ−２波形、Ｍ−２，Ｎ−２区間）
。

この＠Ｈ”レベルはインバータ５５の入力、バッファ５
６の入力、出力端子５７へ伝達され、インバータ５５の
出力（１Ｌ”レベル）はトランジスタ５３のベースへ送
られる。トランジスタ５３は、この”Ｌ”レベル信号に
よシエミッタ、コレクタ間が導通し、抵抗４９の両端の
電位を第１電源電位とする。よって、抵抗５ｏと抵抗５
１による分圧電位がコンパレータ４８の非反転入力端に
入力される（第６図Ｎ−２波形、Ｍ−２，Ｎ−２区間）
、これはヒステリシス手段５２の高電位（第２バイアス
電位）として働く。

又、前記バッファ５６の出方信号（１Ｈルベル）はトラ
ンジスタ４５のペースに送られる。トランジスタ４５は
、この＠Ｈ”レベルにょクエミ：／夕、　：ｆｆｔｚク
タ間が速断するため、トランジスタ３７　、３　ｓカ力
ｔｚント・ミラーとして動作状態となる。第１定電流源
４ｏの電流値は、抵抗３９、トランジスタ３７のＶ□（
約０．７　Ｖ　）　、第１と第２の電源電位間の電圧に
ょシ決定される。この電流がトランジスタ３８のコレク
タよル流し出される。その電流値は、前記第２定電流源
４４の出力電流（トランジスタ４１のコレクタよシ吸収
される電Ｒ）の約２倍に設定するのが一般的である。

ただし、（第１定電流源４ｏの流し出し電流）〉（第２
定電流源４４の吸収電流）を条件とする。

よって、第１定電流源４０により、第２定電流源４４で
吸収する電流だけでなく、さらに、残ｐの流れ出し電流
（（第１定電流電源４０の流出値）−（第２定電流道源
４４の吸収値））によりコンデンサ４７に充電をするこ
とになる（第６図に一２波形、Ｍ−２，Ｎ−２区間）、
この場合でも、充電電流は定電流のため、充電特性は直
線となる。

この充電によｐ、コンパレータ４８の反転入力端の電位
が非反転入力端の電位より高くなった瞬間に（第６図Ｎ
−２点）、コンパレータ４８の出力は＠Ｌ″レベルとな
り（第６図Ｉ−２波形、Ｎ−２，０−２区間）、この信
号が出力端子５７、インバータ５５、バッファ５６へ伝
達される。

これによシ、−周期を終了し、以後、同様にコンデンサ
４７の充放電をくシ返し、第６図Ｉ−２波形の出力を得
ることが出来る。

以上説明したように、第２の実施例では、第１定ｔａ源
４０（充電側）をスイッチ手段４６により動作、非動作
にし、第２定電流源４４（放電側〕は常に動作させてコ
ンデンサ４７の充放電を行う。

このようにしても、又、コンパレータ４８の反転、非反
転入力端に入力する信号を取り替えても、コンパレータ
の出力に付けるインバータ、バッファ等のスイッチ手段
の制御コントロールを変えることにより、第１の実施例
と同じ結果を得ることが出来る。

第１の実施例及び第２の実施例は、トランジスタを使用
した場合であるが、ＭＯＳ　　ＦＥ’Ｉ’を使用しても
まったく同じ効果を得ることが出来る。

第７図は、ＭＯＳ　ＦＥＴを使用した場合のこの発明の
第３の実施例を示す回路図である。これは第３図のＰＮ
Ｐ　）ランジスタ１４，１５をＰ−チャンネルＭＯ８Ｆ
ＥＴ　　１４’、　１５’に、ＮＰＮ）？ンゾスタ１８
．１９，２２．３０をＮ−チャンネルＭＯ８ＦＥＴ１８
’　、　１９’、　２２’、　３０’　　ニ置き変えた
ものである。その他社第３図と全く同一である。

そこで、第３−図と同一部分に同一符号を付すことによ
り、第７図における構成の詳細な説明は省略する。ただ
し、ＭＯＳＦＥＴ　　１４’　、　１５’　、　１８’
　、１９’。

２２’　、　３０’は第１．第２電源電位側がソース、
反対何がドレインである。

また、動作は、Ｐ−チャンネルＭＯ８ＦＥＴＩ　１’、
Ｎ−チャンネルＭＯ８ＦＥＴ　１９’のソース・デート
間電圧が約ＩＶ（本発明の第１の実施例では、ＰＮＰ）
ランゾスタ１４、ＮＰＮ）ランゾスタ１９のＶＢＩ！電
圧は約０．７　Ｖ　）となることをのぞき、全て、本発
明の第１の実施例（第３図）と同様である。

以上、実施例により、本発明の発振回路を説明した。本
発明の発振回路によれば次の利点を有する。

（１１ＭＯ８ＦＥＴでもトランジスタでも構成すること
が出来る。又、使用するコンデンサがｌ０ＦＦ程度の非
常に小容量ヤも発振するため、ＩＣＫＩ本の端子を増加
することなく、内蔵することが出来る。

（２）コンデンサの充放電に定電流源を使用するため、
コンデンサの充放電特性が直線となり、発振周波数を規
定するためのヒステリシス、充放電電流、コンデンサ容
量算出が容易になる。又、充放電に定電流源を使用する
ため、ヒステリシスも、上限は、第１電源電位−■□（
０，７Ｖ）（）ランゾスタ時〕、又拡第１電源電位−Ｉ
　Ｖ　（ＭＯ８ＦＥＴ時〕、下限は、第２電源電位＋Ｖ
ＢＥ（０，７Ｖ　Ｘ　）ランジスタ時〕、又は第２電源
電位＋Ｉ　Ｖ　ＣＭＯ８ＦＥＴ　時〕まで広げられるた
め、ｌ０ＰＦ程度の低容量コンデンサを使用しても、電
源電位に７ｖを使用して１００　ＫＨｚ程度の低い周波
数を得ることも出来る。

よって、本発明の発振回路は、水晶発振のような精密な
周波数を必要としない、端子数減少を必要とする大規模
集積回路に広範囲に利用出来る。

【図面の簡単な説明】

第１図は従来のＣＲ発振回路を示す回路図、第２図は第
１同各部のタイミングチャート、第３図は本発明による
発振回路の第１の実施例を示す回路図、第４図は第３同
各部のタイミングチャート、第５１拡本発明の第２の実
施例を示す回路図、第６図は第５同各部のタイばングチ
ャート、第７図は本発明の第３の実施例を示す回路図で
ある。１２．３５・・・第１電源電位入力端子、１３．３６・
・・第２電源電位入力端子、１７．４０・・・第１定電
流源、２１．４４−・・第２定電流源、２３．４６・・
・スイッチ手段、２４．４７・・・コンデンサ、２５゜
４８・・コンパレータ、２９．５２−・・ヒステリシス
手段、３１．５４・・・スイッチ手段。第１図第２図ＤＥ　　　　　Ｆ　　　　　　Ｇ　　　　　　Ｉ−Ｉ手
続補正書昭和５６年１２月１θ日特許庁長官島田春宵　殿１、事件の表示昭和５６年　特　許　願第　１３１５８０　　号２、　
ＭＯ名称尭　損　＠　踏３、補正をする者事件との関係　　　特　　許　　出願人（０２９）沖電
気工＃１株式金社４、代理人５、補正命令の日付　　昭和　　年　　月　　日（自発
）６、補正の対象明細書の発明の評ｌＩＡｔｋｍｌ！嘴の欄−９９−・

Claims

【特許請求の範囲】（１１第１、第２人力部及び出力部を有するコンパレー
タと、第１電源電位又は第２電源電位と前記コンパレー
タの前記第１入力部間に結合された容量と、前記コンパ
レータの出力部の電位に応答して前記コンパレータの前
記第２人力部に第１又は第２バイアス電位を選択的に供
給するバイアス回路と、前記コンパレータの前記第１入
力部と第１電源電位間に結合され、前記容量を充電する
ための第１定電流回路と、前記コンパレータの前記第１
人力部と前記第２電源電位間に８合され、前記容量を放
電するための第２定電流回路と、前記コンパレータの前
記出力部の電位により前記第１又は第２定電流回路の一
方を選択的に動作又は非動作状態にするスイッチ手段と
を具備してなる発振回路。（２）前記スイッチ手段により制御される前記第１又は
第２定電流回路の出力電流容量が他方の定電流回路よシ
大きいことを特徴とする特許請求の範囲第１項記載の発
振回路。