JPS5834622A - サンプルホ−ルド出力信号のアナログ信号化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はサンプルホールド回路により得られた階段波信
号をアナログ信号に変換するサンプルホールド出力信号
のアナログ信号化回路に関し、ＦＭチー−すのステレオ
復調回路等に利用できるサンプルホールド出力信号のア
ナログ信号化回路に関する。

たとえばＦＭチ、−すのステレオ復調回路、特にサンプ
リンダホールド方式のステレオ復調回路において、サン
ブリングホールドされた左、右ノチャンネル信号は階段
波形をしておシ、階段波形に含まれるナンノリングパル
スの成分および入力信号とサンシリンダ／臂ルスとが乗
算されることＫより生ずるサイドＩ４ノド成分を除去す
るために、フィルタを必要とする問題があった・ 本発明は上記にかんがみなされ良もので、たとえばＦＭ
チ、−すのステレオ復調回路等に用いて、前記したフィ
ルタを省略することがで亀るサンゾルホールド出力信号
のアナログ信号化回路を提供することを目的とするもの
である。

以下、本発明を実施例により説明する。

第１図は本発明の一実施例のブロック図である。

第１図において１は信号源であり、２　ｓ　Ｓ　ｅ　８
　＝１１および１３はスルーレートが高く、かつ高入力
インピーダンス、低出力インピーダンスのべ。

７ア増幅器である。３は位相差を有する２つのサンプリ
ング・譬ルス列を発生する２相ノ々ルス発振器である。

４，６．９および１７はＣＭＯＢアナログスイ、チまた
は電界効果トランジスタ尋の様な電子スイッチからなる
スイッチ回路であル、スイッチ回路４．９および１７は
２相ノ４ルス発振器３から出力される第１のサン！リン
グノヤルス列のサンゾリングツ４ルスによ）オン・オフ
され、スイッチ回路６は２相ノクルス発振器３から出方
される第２のサンゾリングツ臂ルス列のサンプリングツ
ぐルスによ）オン・オフされる・ま友スイ、チ回路４は
コブルホールドして一定時間間隔で振幅変化する階段波
信号に変換するサンゾルホールド回路からなる階段波発
生回路Ｕｔ構成している。スイッチ回路６はコンデンサ
７ととも忙、バッファ増幅器５を通して入力された階段
波発生回路Ｕかもの階段波信号をサンプルホールドして
遅延させるサンゾルホールド回路からなる第１の遅延回
路Ｖを構成している。スイッチ回路９はコンデンサ１ｏ
とともに一／４ツファ増幅器８ｔ−通して入力された階
段波信号をサンプルホールドして遅延させるサンプルホ
ールド回路からなる第２の遅延回路Ｗｔ−構成している
・遅延回路Ｖと遅延回路Ｗの２つの遅延回路によ多階段
波発生回路Ｕからの階段波信号上肢階段波信号の振幅変
化の１周期すなわち第１のサンクリンダノタルス列のサ
ンプリンダパルスの１周期だけ遅延させる。

１４は反転回路であシ、１５はノ量、ファ増幅器１３ｔ
−通して入力される階段波発生回路Ｕから出力された階
段波信号と、第２の遅延回路Ｗから出力された階段波信
号ｔΔ、ファ増幅器１１を通して反転回路１４によシ反
転した信号とを加算する第１の加算器である。１６は積
分回路であ〕、積分回路１６はスイッチ回路１７とと４
ｈＫ、スイッチ回路１７によプその積分出力が第１のサ
ンデリンダノ譬ルス列の号ンプリング／４ルス毎にリセ
ットされるり七ψト付の積分回路ｔ−構成している。

１８は第２の加算回路でありて、／ぐ、ファ増幅器１１
を通して入力される第２の一遅延回路Ｗの出力信号と積
分回路１６の出力信号とを加算して出力端子ＯＵＴ　Ｋ
出力する・ 以上の如く構成した本実施例の作用を、本実施例をサン
プリングホールド方式のステレオ復調回路に適用した場
合を列に説明する。

この場合は信号源１はＩ４ツ７ア増幅器２によ〕低出力
インピーダンスの信号源に変換されて、信号源１からバ
ッファ増幅器２を介して第２図（ａ）　Ｋ示す１Ｍコン
４ジ、ト信号が階段波発生回路ＵＫ大入力れる。また第
２図（荀において実線は３８ＫＨ１の副搬送波の波形を
示しておル、破線はステレオ音声成分の片チヤンネル成
分を示し、一点鎖線は他方の片チヤンネル成分を示して
ｈる。２相）ｆルス発振器３は信号源１かも出力される
ＦＭコンポジ、ト信号に含まれるｔ４イロ、ト信号に位
相同期Ｌ／％　ｉ）ｈ　”：）　Ｆ　Ｍコン／ジット信
号から左チャンネル信号を分離するための第２図（ｂ）
に示す第１のサン！ＩＪ　７ダパルス列と、右チャンネ
ル信号を分離するための第２図（ｅ）　Ｋ示す第２のサ
ンデリンダノ譬ルス列との互ＦＣ１８０度の位相差を有
する３　８　ＫＨｚの一対のサンプリングツずルス列を
出力する。

スイッチ回路４，６．９および１７は印加されるサンプ
リング／臂ルスが高電位のときオン状態とな９Ｊサンプ
リング／ｆルスが低電位のときオフ状態になるものとす
る。

そこで階段波発生回路Ｕは第２図伽）Ｋ示すサンプリン
グ／譬ルスが印加されて、各ノ豐ルスが高電位のときス
イッチ回路４がオン状態となって、コンデンサ１２は階
段波発生回路υに印加されるその時点における１Ｍコン
４ジ、ト信号のレベルにまで充電される・サンプリング
／譬ルスが低電位になるとスイッチ回路４はオフ状態と
なる。しかるに階段波発生回路Ｕの出力端に接続されて
いるバッファ増幅器５および１３は高入力インピーダン
スであル、かつ＝ンデンサ１２と／ぐツ７ア増幅器２と
は遮断されているため、コンデンｇ″１２に蓄えられた
電荷はそのｔｔ次にサンゾリングツ４ルスが高電位とな
るまで保持され、コンデンサ晃２の電位はパ、ファ増幅
器５．１３’Ｊ−介して後段に伝達される。ｔた、この
場合、ＦＭコン／ジ、ト信号のエンペローブだけを復調
するのが目的であるため、スイッチ回路４ｔ−オンさせ
るサンプリング／１ルスの幅は狭く、オフ期間は長すが
上記した如（コンデンサ１２の電位はオフの期間保持さ
れて、階段波発生回路Ｕの出力は第２図（ｄ）　Ｋ示す
階段波信号となる。この階段波形はサンプリングホール
ド方式のステレオ復調回路におけるサングルホール２回
路の出力波形と同一である。

第２図（ｄ）に示し九階段波発生回路Ｕの出力は・寸ッ
ファ増幅器５を通して第１の遅延回路Ｖに印加される。

パ、ファ増幅器５はコンデンサ１２の電位を入力信号と
して低出力インピーダンスの信号源に変換している。一
方、スイッチ回路６は第２のサンプリング／９ルス列の
サンプリング／９ルスすなわち第２図（、）に示したサ
ンプリンダパルスによジオン・オフされる・従ってコン
デンサ７には第２図（、）に示すサンプリングツ９ルス
の発生時における第２図（ｄ）の階段波信号の電位Ｋま
で充電され、次のサンプリングツ中ルスの発生時まで保
持されることにな夛、コンデン−Ｖ″７の電位は第２ｇ
（ａ）のサンプリンダパルスの周期毎に階段状の電位に
なる。

しかるに第２図（ｃ）のサンゾリングツ臂ルスは第２図
伽）のサンプリング／９ルスに対して１８０度の位相差
を有しているために、第１の遅延回路Ｖの出方信号は第
２図（・）Ｋ示す如く、第２図（ｄ）に示した階段波発
生回路Ｕから出方された階段波信号の振幅変化の周期の
ｉ周期だけ遅延させ危篤２図（ｄ）と同形の階段波信号
となる。

またコノ遅延に際して、スイッチ回路占がオフ状態でコ
ンデンサ７が電荷を保持してｉるときは・量ツファ増幅
器８が高入方インピーダンスであるためコンデンサ７の
電荷は減少させられるととはなく、また引続いて印加さ
れるサンプリンダパルスの発生時において、、入力信号
として印加される階段波信号がその直前のサンプリンダ
パルスの発生時におｆｆる電位よ〕低いときは、コンデ
ンサ７の電荷はスィッチ回路６ｔ− ５に吸込まれるととになる．従りてサンプリング／４ル
スの幅が狭くても、スイッチ回路６のオン抵抗が小さけ
れば、パ，ファ増幅器５および８の入力インピーダンス
が高く、出力インピーダンスが低いためにコンデンサ７
を完全にλ力階段波信号の電位Ｋまで充電し、またコン
デンサ７の電荷を放電することができて、第１の遅延回
路Ｖに印加された階段波信号波形が立上夛および立下シ
の鋭い波形であっても、遅延された階段波信号の波形は
崩れることなく遅延される。

また、第２の遅延回路Ｗにおいても、上記に詳述した第
１の遅延回路Ｖと同様に作用して波形を崩すことなく、
第２図（＠）の波形て示した第１の遅延回路Ｖから出力
された階段波信号を遅延させる。

この場合において、第２の遅延回路Ｗのスイッチ回路９
ｔ−オン・オフするサンプリング／１ルスは第２図（ｂ
）Ｋ示したサンプリングツ９ルスであシ、このサンプリ
ング・９ルスは第２図（ｃ）Ｋ示す第１の遅延回路Ｖの
スイッチ回路６のサンプリング／ｌシスと位相差が１８
０度あるために、第２の遅延回路Ｗによシ、第２図（・
）Ｋ示す階段波信号を１８０度遅延させた第２図（ｆ）
に示す階段波信号が出力される。

従りて第２の遅延回路Ｗから出力される階段波信号は階
段波信号発生回路Ｕから出力される階段波信号を振幅変
化の一周期すなわち第２図＞）に示す第１のサンプリン
ダパルフ列のサンゾリングツ譬ルスの１周期だけ遅らせ
た階段波形となる。

ついで、第２の遅延回路Ｗの出力は反転回路１４により
反転されて、第１の加算器１５においてＡｖファ増幅器
１３を介して出力される階段波発生回路Ｕの出力と加算
される．すなわち反転して加算されるために減算された
のと等価であって、第１の加算器１５からは第２図（ｄ
）の階段波信号から第２図（ｆ）の階段波を減算した第
２図ωに示した階段波信号が出力されることになる。

第１６加算器１５の出力信号は第２図（ｆ）　Ｋ示した
第２の遅延回路Ｗの出力信号波形上における成る時刻と
骸時刻からサンプリング／々ルス１周期経過した時刻と
の関にどれだけ階段波信号に電位の差が生ずるかを示し
ている．すなわち、第２図ωに示すに）の電位は第２図
（ｆ）　Ｋ示す（７）、（−００電位の差〔（イ）−（
イ）〕に等しく、（６）の電位は（（ｍ　−Ｈ）　）の
電位となる。

第１の加算器１５の出力信号は積分器１６にて積分され
て、第２図伽）のサンプリングノクルスの周期毎にスイ
ッチ回路１７がオン状態となって積分器１６はリセット
されるために、積分器１６の出力は第２図（ｈ）に示す
鋸歯状波形の出力となる。

積分器１６の出力は第２の加算器１８におりて第２の遅
延回路Ｗの出力と加算される。すなわち、第２図（ｆ）
Ｋ示す第２の遅延回路Ｗの階段波信号と。

第２図（ｈ）Ｋ示す積分器１６の出力とが第２の加算器
１８により加算される命従って第２の加算器１８の出力
は第２図（１）Ｋ示す如くにな〕、第２図（ｄ）　Ｋ示
し迄階段波発生回路Ｕの出力階段波信号すなわちサンプ
リングホールド方式のステレオ復調回路におけるｌｉ’
ＭコンＩジ、ト信号をサンプルホールドした一方のチャ
ンネル信号をローパスフィルタを通し几出力信号と類似
となる。

従って本実施例によればサンプリングホールド方式のス
テレオ復調回路におけるローパスフィルタを省略するこ
とがてきる。

マタサンプリングホールド方式のステレオ復調回路忙お
いて一すン！リングホールド信号とローパスフィルタと
の間に設けられる増幅器は、本実施例によれば出力信号
がアナログ信号で出力されるために、従来必要とした階
段波信号を増幅するために必要としたスルーレートの高
い増幅器−を必要とせず、簡便な増幅器で歪なく増幅し
後段に伝送することができる。

また、以上ステレオ復調回路を例に説明したが１これｋ
より一般性を失うものではなく、本実施例によ）サンプ
ルホールドされた出力信号をアナログ信号化することが
できる・ 以上説明した如く本発明によれば、階段波信号をアナロ
グ信号に変化させることができる。

従って、本発明をステレオ復調回路に利用することによ
〕、サンシリンダ／ｆルスの成分が出力波形上に残留す
る分が減少し、同時にサンプリングツｌシスの周υのサ
イドインド成分も減少するためにローパスフィルタを付
加する必要がない。

また、出力波形がアナログ信号である丸め後段の増幅器
が簡便な増幅器ですむ効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の！ロック図。 第２図は本発明の一実施例の作用の説明に供する波形図
。 ２．５，８．１１および１３・・・／４２．ファ増幅器
、３・・・２相ノ譬ルス発振器、４，６．９および１７
・・・スイッチ回路、１４・・・反転回路、１５および
１８・・・第１のおよび第２の加算器、１６・・・積分
器、Ｕ、・、サングルホールド回路からなる階段波発生
回路、■およびＷ・・・サンプルホールド回路からなる
第１のおよび第２の遅延回路・ 特許出願人　　トリオ株式会社

Claims (1)

【特許請求の範囲】
1. 入力信号をサンプルホール「して一定時間隔で振幅が変
   化する階段波信号を出力する階段波発生回路と、該階段
   波発生回路の出力階段波信号を前記サンプルホールドの
   ためのヤングリングツ譬ルスの一周期だけ遅延させる遅
   延回路と、前記階段波発生回路の出力階段波信号から前
   記遅延回路の出力階段波信号を減する減算手段と、該減
   算手段の出力信号を前記サングリングノ母ルスの一周期
   毎に積分する積分手段と、該積分手段・の出力信号と前
   記遅延回路の出力階段波信号とを加算する加算手段とを
   備えてなることを特徴とするサンゾルホールド出力信号
   のアナログ信号化回路。