JPS5834624A - Ｄ／ａ変換器 - Google Patents
Ｄ／ａ変換器Info
- Publication number
- JPS5834624A JPS5834624A JP13293781A JP13293781A JPS5834624A JP S5834624 A JPS5834624 A JP S5834624A JP 13293781 A JP13293781 A JP 13293781A JP 13293781 A JP13293781 A JP 13293781A JP S5834624 A JPS5834624 A JP S5834624A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- charge
- capacitors
- switch
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路に好適なり／ム変機器ＫＪＩＩ
する。近年、家電製品にも次第に高精度（１４ビｙ）〜
１６ビツト）なり／ム変換器が用いられるようになり、
低価格のそノリシック、化されたＤ／Ａ変換器が要求さ
れている０通常、高分解能を有するＤ／ム変換１！ｓＫ
あっては、ラダー抵抗を用いたＤ／Ａ変換器が用いられ
、ラダー抵抗はレーザトリ２ング法によって高い精度の
抵抗回路網が形１！されており、製造価格が上昇する火
点を有している・また、レープトリ２ング法によるラダ
ー抵抗は経時変化や温度変化による精度の劣化があり好
ましくない。
する。近年、家電製品にも次第に高精度（１４ビｙ）〜
１６ビツト）なり／ム変換器が用いられるようになり、
低価格のそノリシック、化されたＤ／Ａ変換器が要求さ
れている０通常、高分解能を有するＤ／ム変換１！ｓＫ
あっては、ラダー抵抗を用いたＤ／Ａ変換器が用いられ
、ラダー抵抗はレーザトリ２ング法によって高い精度の
抵抗回路網が形１！されており、製造価格が上昇する火
点を有している・また、レープトリ２ング法によるラダ
ー抵抗は経時変化や温度変化による精度の劣化があり好
ましくない。
本発明は上述ｋｌｌみなされ、Ｄ／Ａ変換器をＭ０８、
Ｌ８１の製造工程であるＭＯ８ブーセスを用いて製造で
自る毫ノリシック化した安価で小型のＤ／Ａ変換器を提
供することを目的とす・る・また、他の目的は、ＭＯ８
＊ヤバシタ等の加工精度に起因する変換誤差を補償する
Ｄ／Ａ変換器を提供することを目的とする。
Ｌ８１の製造工程であるＭＯ８ブーセスを用いて製造で
自る毫ノリシック化した安価で小型のＤ／Ａ変換器を提
供することを目的とす・る・また、他の目的は、ＭＯ８
＊ヤバシタ等の加工精度に起因する変換誤差を補償する
Ｄ／Ａ変換器を提供することを目的とする。
以下、本発明を図面に基づ亀説明する。
第１図はＭＯ８プ田竜スを用いて篭ノリジッタ化を図っ
たＤ／Ａ変換器の従来例である。斯る従来例にあっては
、キャパシタの加工精度によっては変換精度を悪化させ
る欠点を有している。また、第２図は本発明の一１１施
例である。以下、従来例を参照し、本発明に就いて説明
する。
たＤ／Ａ変換器の従来例である。斯る従来例にあっては
、キャパシタの加工精度によっては変換精度を悪化させ
る欠点を有している。また、第２図は本発明の一１１施
例である。以下、従来例を参照し、本発明に就いて説明
する。
第１図に於て、８１〜Ｓ−はＭＯＢ）ランジスタからな
るスイッチ、０１〜Ｃ１はＭＯ８キャパシタであるり１
は演算増幅器であ抄、その反転入力端子と出力端子間に
キャパシタＣ１が接続され積分器Ａを形成し、積分器ム
の出力端子にサンプルホールド回路２が接続され、す／
プルホールド回路２から変換出力を得る。演算増幅器１
の反転入力端子には、スイッチＳ４が接続されその他端
にスイッチＳ、、Ｓ、及びコンデンサＣ８が接続され、
スイッチＳ、の他端にスイｖ ｆ ８ ｔ とコンデン
サＣ８が接続され、スイッチＳｌの他端と接地間に基準
電圧源ｖ皇が接続されている。スイッチＳ、及び：！／
デンナＣ，，Ｑ、の他端は接地され、演算増幅器１の正
転入力端子も同様に接地されている。
るスイッチ、０１〜Ｃ１はＭＯ８キャパシタであるり１
は演算増幅器であ抄、その反転入力端子と出力端子間に
キャパシタＣ１が接続され積分器Ａを形成し、積分器ム
の出力端子にサンプルホールド回路２が接続され、す／
プルホールド回路２から変換出力を得る。演算増幅器１
の反転入力端子には、スイッチＳ４が接続されその他端
にスイッチＳ、、Ｓ、及びコンデンサＣ８が接続され、
スイッチＳ、の他端にスイｖ ｆ ８ ｔ とコンデン
サＣ８が接続され、スイッチＳｌの他端と接地間に基準
電圧源ｖ皇が接続されている。スイッチＳ、及び：！／
デンナＣ，，Ｑ、の他端は接地され、演算増幅器１の正
転入力端子も同様に接地されている。
第１図のＤ／Ａ変換器の動作について説明する。
先ず、スイッチＳ、、Ｓ、、Ｓ、をオンとして。
スイッチＳ、、Ｓ４をオフとし、キャパシタＣＩに基準
電圧ｖ３を充電し、キャパシタＣ，，Ｃ１の充電々荷を
放電する。次にスイッチ８雪をオンにすると、中ヤパシ
タＣＩの充電々荷がキャパシタＯ，に流れ、午ヤパシタ
ＣＩ 、Ｃ，の容重が等しければ充電電圧＋マ３となる
。デジタル入力信号のＭＳｌｌ（最上位ビ！Ｐ））が１
であれば、スイッチ８ａ ｔオンとし、スイッチＳ、、
Ｓ、をオフとすると、キャパシタＣ８の電荷はキャパシ
タＣ１に転送される。このときの積分器Ａの出力電ＦＥ
ｖ・は次式のように示される。
電圧ｖ３を充電し、キャパシタＣ，，Ｃ１の充電々荷を
放電する。次にスイッチ８雪をオンにすると、中ヤパシ
タＣＩの充電々荷がキャパシタＯ，に流れ、午ヤパシタ
ＣＩ 、Ｃ，の容重が等しければ充電電圧＋マ３となる
。デジタル入力信号のＭＳｌｌ（最上位ビ！Ｐ））が１
であれば、スイッチ８ａ ｔオンとし、スイッチＳ、、
Ｓ、をオフとすると、キャパシタＣ８の電荷はキャパシ
タＣ１に転送される。このときの積分器Ａの出力電ＦＥ
ｖ・は次式のように示される。
Ｖ、譚−＋ Ｖ ｍ
また、ＭＳｌｌがＯであればスイッチ８．をオンにして
、キャパシタＣ３の電荷は、転送されずに放電される。
、キャパシタＣ３の電荷は、転送されずに放電される。
次に、スイッチ８．をオンにするとキャパシタＣ３の電
荷をキャパシタＣ３に分配され、キャパシタＣ，，Ｃ，
の電圧は＋Ｖ、となる。
荷をキャパシタＣ３に分配され、キャパシタＣ，，Ｃ，
の電圧は＋Ｖ、となる。
ＭＯＢよ抄２ビット目が１であれば、スイッチＳ４をオ
ンにしてコンダンｆＣ９に分配された電荷をヤヤパシタ
Ｃ８に転送し、また、ＭＯＢより２ビツト目が０であれ
ば、スイッチＳ８をオンとしてキャパシタＣＩの電荷が
放電される。この動作をデジタル入力信号に応じて繰り
返えせば、積分器Ａの出力端からデジタル人力信号に応
じたアナログ変換出力を得ることができる。
ンにしてコンダンｆＣ９に分配された電荷をヤヤパシタ
Ｃ８に転送し、また、ＭＯＢより２ビツト目が０であれ
ば、スイッチＳ８をオンとしてキャパシタＣＩの電荷が
放電される。この動作をデジタル入力信号に応じて繰り
返えせば、積分器Ａの出力端からデジタル人力信号に応
じたアナログ変換出力を得ることができる。
この操作によって得られるアナログ変換出力はキャパシ
タｃ、、ｃ、、Ｃ１が全く等しい場合であって、現実に
は製造工稿上加工精Ｆ［Ｋ誤差があり、変換項差を生じ
る。
タｃ、、ｃ、、Ｃ１が全く等しい場合であって、現実に
は製造工稿上加工精Ｆ［Ｋ誤差があり、変換項差を生じ
る。
以下、キャパシタｃ、、ｃ、、ｃ、のｗ４差によってど
の様な変化を与えられるかを示す。
の様な変化を与えられるかを示す。
キャパシタ０．に充電された電荷Ｑ、がキャパシタＣ，
に分配されるときは、次式で示される。
に分配されるときは、次式で示される。
Ｑｓ ”Ｖｃｓ−Ｃｔ −（Ｃｔ ＋Ｏ＊ ） ＶＸま
た、中ヤパシタＣ８に充電畜れた電荷ｑ、が中ヤノ（シ
タＣｓＩＣ転送されるときは９次式のように示される。
た、中ヤパシタＣ８に充電畜れた電荷ｑ、が中ヤノ（シ
タＣｓＩＣ転送されるときは９次式のように示される。
Ｑ、ｍＯ，−ＶｚｍＱ、−Ｖｙ
（但し、Ｖｙ：キャパシタＣ３の電荷が午ヤパシタＣＩ
Ｋ＠送されたときの充電々圧） この操作が繰抄返えされるのであるから、アナ四グ出力
Ｖ、は次式のように示される。
Ｋ＠送されたときの充電々圧） この操作が繰抄返えされるのであるから、アナ四グ出力
Ｖ、は次式のように示される。
因Ｋ、中ヤパシタＣＩ ＄０１ ＋Ｃｓが等しけれ
ばＶ、−ダ ａシ ・（＋） ・Ｖ、となる。
ばＶ、−ダ ａシ ・（＋） ・Ｖ、となる。
Ｌ−ｒｌ
然し乍ら、製造上の加工精度により、キャパシタＣ＊
−Ｃｓ −Ｃｓ Ｉ’Ｃｗ４差が生じる０例えば、
キャパシタＣ，，Ｃ，に誤差が生じる場合は、直線性誤
差を発生し、キャパシタＣ，，Ｃ，による１差は利、得
ｍ＊を発生する。利得機差は基準電圧Ｖ。
−Ｃｓ −Ｃｓ Ｉ’Ｃｗ４差が生じる０例えば、
キャパシタＣ，，Ｃ，に誤差が生じる場合は、直線性誤
差を発生し、キャパシタＣ，，Ｃ，による１差は利、得
ｍ＊を発生する。利得機差は基準電圧Ｖ。
を１整することで容易に補償できるから、直線性誤差を
補償すればよい、そこで、キャパシタＣ１の電荷を次の
ような関係に投定する。
補償すればよい、そこで、キャパシタＣ１の電荷を次の
ような関係に投定する。
（３，−２０、０−＋（Ｃｔ ＋Ｃ＊ ）また、直線性
誤差を補償する本発明に係る実施例を第２図に示す。ｔ
４２図の実権例に於ては、キャパシタＣＩ 、Ｏ，がス
イッチＳ、、Ｓ、によって入れ換えることが可能に形成
されている。スイッチ８．の他端の一方がキャパシタＣ
Ｉの一端に接続され、他方がキャパシタＣ１の一端に接
続され、また、スイッチＳ！の他端の一方がキャパシタ
Ｃ１の一端に接続され、池方がキャパシタＣ３の一端に
接続されている・他の回路構成は第１１１と同様である
。
誤差を補償する本発明に係る実施例を第２図に示す。ｔ
４２図の実権例に於ては、キャパシタＣＩ 、Ｏ，がス
イッチＳ、、Ｓ、によって入れ換えることが可能に形成
されている。スイッチ８．の他端の一方がキャパシタＣ
Ｉの一端に接続され、他方がキャパシタＣ１の一端に接
続され、また、スイッチＳ！の他端の一方がキャパシタ
Ｃ１の一端に接続され、池方がキャパシタＣ３の一端に
接続されている・他の回路構成は第１１１と同様である
。
まず、スイッチＳ、がキャパシタＣ３の一端に接続され
、スイッチＳ、が中ヤパシタＣ８の一端に接続された状
態で第１回目のＤ／Ａ変換を行う。
、スイッチＳ、が中ヤパシタＣ８の一端に接続された状
態で第１回目のＤ／Ａ変換を行う。
そのときの積分器ムの出力電圧ｖ０は次式のようになる
。″ 次に、午ヤパシタＣ３に転送された電荷Ｑ、を放電しな
いで、スイッチＳ、、Ｓ、を切り換える。
。″ 次に、午ヤパシタＣ３に転送された電荷Ｑ、を放電しな
いで、スイッチＳ、、Ｓ、を切り換える。
スイッチＳ・を切抄換え、キャパシタＣＩからキャパシ
タＣ８に接続する。また、スイッチ８．を切抄換先、キ
ャパシタＣ，からキャパシタＣ１に接続し、再￥Ｍ８Ｂ
からＤ／Ａ＠襖を行う。
タＣ８に接続する。また、スイッチ８．を切抄換先、キ
ャパシタＣ，からキャパシタＣ１に接続し、再￥Ｍ８Ｂ
からＤ／Ａ＠襖を行う。
Ｌビット目の出力Ｖ、は次式で示される。
となる。
ここで、Ｃ，−Ｃ（１＋Δ）、Ｃ１−Ｃ（１−Δ）とす
ると、 理想出カーｖ烏との誤差 ΔＶｚは Ｌ ΔＶ↓−ユ住づＹΔ・ となり大巾に改善畜れる。従って、誤差の４和は−Δ１
〜＋＋Δ電の範囲になる。即ち、中ヤノ（シタＣ，，Ｃ
，の誤差が１％であれば変換の誤差は１１０１ｊｌｌな
る。キャパシタの容量の誤差がα１％まで可能であるの
でこの場合の変換誤差は１ＰＰＭとなり、極めて効果的
である。
ると、 理想出カーｖ烏との誤差 ΔＶｚは Ｌ ΔＶ↓−ユ住づＹΔ・ となり大巾に改善畜れる。従って、誤差の４和は−Δ１
〜＋＋Δ電の範囲になる。即ち、中ヤノ（シタＣ，，Ｃ
，の誤差が１％であれば変換の誤差は１１０１ｊｌｌな
る。キャパシタの容量の誤差がα１％まで可能であるの
でこの場合の変換誤差は１ＰＰＭとなり、極めて効果的
である。
第３図は本発明に係るＤ／ム変換器の他の実施例であり
、中ヤパシタＣ，，Ｃ，の切り換えを第２１１！ｌの実
施例ではスイッチ８．．８．によって行っているが、第
３図に於ては、スイッチＳ、、ａ。
、中ヤパシタＣ，，Ｃ，の切り換えを第２１１！ｌの実
施例ではスイッチ８．．８．によって行っているが、第
３図に於ては、スイッチＳ、、ａ。
を用いている。また、その場合放電を促すスイッチ８□
・が付加される。これらのスイッチは、第２図と同様な
操作を繰り返し、デジタル入力信号をＤ／ム変換する・ 尚、中ヤパシタはＭＯ８キャパシタ吹いは、接散容量を
用いたキャパシタンス等で形成され、スイッチはＭＯＳ
）ランジスタのみならず、種々のトランジスタスイッ
チが可能である・また、切り換えスイッチ８．．８．は
少なくとも二つのトランジスタスイッチで形成される。
・が付加される。これらのスイッチは、第２図と同様な
操作を繰り返し、デジタル入力信号をＤ／ム変換する・ 尚、中ヤパシタはＭＯ８キャパシタ吹いは、接散容量を
用いたキャパシタンス等で形成され、スイッチはＭＯＳ
）ランジスタのみならず、種々のトランジスタスイッ
チが可能である・また、切り換えスイッチ８．．８．は
少なくとも二つのトランジスタスイッチで形成される。
熱論、本発明は第２図及び第３図に限ることなく、キャ
パシタａｍ 、ａ、Ｖｃ充電された電荷をスイッチ群を
棟作することによって、二回のＤ／Ａ変換行う本発明の
主管を逸脱することなしに、スイッチの組み合せによる
種々の応用例がある。
パシタａｍ 、ａ、Ｖｃ充電された電荷をスイッチ群を
棟作することによって、二回のＤ／Ａ変換行う本発明の
主管を逸脱することなしに、スイッチの組み合せによる
種々の応用例がある。
＠１図は中ヤパシタを用いたＤ／▲変換器の従来例であ
る。 輯２図は本発明κ係るＤ／ｌ変換器の一実施例である。 第３図は本発明に係るＤ／Ａ変換器の他の１１１例であ
る。 ′Ｉ！５１図 第２図
る。 輯２図は本発明κ係るＤ／ｌ変換器の一実施例である。 第３図は本発明に係るＤ／Ａ変換器の他の１１１例であ
る。 ′Ｉ！５１図 第２図
Claims (1)
- 容量の略等しい第１と第２のキャパシタと、これらのキ
ャパシタの充電、放電とキャパシタ間の電荷分配並びに
積分器Ｋｉｊ４１のキャバシメ綿或いは第２のキャパシ
タの充電々荷を転送するスイッチ群とを含み、第１のキ
ャパシタの電荷を第２ノキヤパシタに分配し、デジタル
入力信号ノビットに応じて１Ｉｉ２のキャパシタの光電
々荷を肢積分器に転送させるか、または、第２のキャパ
シタの電荷を放電させて、ＭＳＢ（上位ビット）よ抄順
次前記デジタル入力信号をアナ四グ変換する＄１の手段
と、第１の手段の後に第２のキャパシタの電荷を第１の
キャパシタに分配し、前記デジタルせることＫよって、
ＭＳＢより順次前記デジタル入力信号をアナ謂グ変換す
る第２の手段とよりなり、第１と＄２の手段によって得
たアナ關グ変換出力の和を唆デジタル入カ信号のアナロ
グ変換出力として得ることを特徴とするＤ／Ａ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13293781A JPS5834624A (ja) | 1981-08-25 | 1981-08-25 | Ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13293781A JPS5834624A (ja) | 1981-08-25 | 1981-08-25 | Ｄ／ａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5834624A true JPS5834624A (ja) | 1983-03-01 |
Family
ID=15092982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13293781A Pending JPS5834624A (ja) | 1981-08-25 | 1981-08-25 | Ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5834624A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS639231A (ja) * | 1986-06-30 | 1988-01-14 | Fujitsu Ltd | Ｄ／ａ変換方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104532A (en) * | 1980-01-25 | 1981-08-20 | Toshin Prod Kk | Digital-analog converting circuit |
-
1981
- 1981-08-25 JP JP13293781A patent/JPS5834624A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104532A (en) * | 1980-01-25 | 1981-08-20 | Toshin Prod Kk | Digital-analog converting circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS639231A (ja) * | 1986-06-30 | 1988-01-14 | Fujitsu Ltd | Ｄ／ａ変換方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6107871A (en) | Double sampling analog low pass filter | |
| US4667179A (en) | Two reference voltage weighted capacitor digital to analog converter | |
| JPS6139726A (ja) | デイジタル／アナログ変換回路 | |
| JPH08125541A (ja) | デルタシグマ変調器 | |
| JPH06120827A (ja) | Ａ／ｄ変換器 | |
| US5729229A (en) | Data independent loading of a reference in a sampled data integrator | |
| JPS6159569B2 (ja) | ||
| JPH0262969B2 (ja) | ||
| US4837572A (en) | Digital-to-analog converter | |
| JPS5834624A (ja) | Ｄ／ａ変換器 | |
| CN209250614U (zh) | 分段式数模转换器 | |
| JPS6011491B2 (ja) | Ａｄ変換回路 | |
| CN115309222A (zh) | 一种基于数字调控斜坡补偿的精密电流源装置 | |
| JPS6258571B2 (ja) | ||
| US5426413A (en) | High speed integrating digital-to-analog converter | |
| KR100415087B1 (ko) | 디지털 신호를 아날로그 신호로 변환하는 장치 | |
| WO2021144941A1 (ja) | デジタル／アナログ合成積分器とそれを用いたδς変調器 | |
| JPS5830225A (ja) | アナログ・デイジタル変換装置 | |
| JPH05268094A (ja) | ラダー形ｄａコンバータ | |
| JPH04157915A (ja) | チョッパ型比較器 | |
| CN105811989A (zh) | 一种应用在西格玛德尔塔调制器中的积分器增益倍增电路 | |
| JPS63267017A (ja) | アナログ・デイジタル変換回路装置 | |
| CN121098320A (zh) | 适用于高精度adc的真轨到轨输入输出参考电压缓冲器电路 | |
| JPH02268523A (ja) | ディジタル―アナログ変換器 | |
| JPH0738590B2 (ja) | デイジタルアナログ変換回路 |