JPS5838B2 - デンシガツキ - Google Patents
デンシガツキInfo
- Publication number
- JPS5838B2 JPS5838B2 JP50042670A JP4267075A JPS5838B2 JP S5838 B2 JPS5838 B2 JP S5838B2 JP 50042670 A JP50042670 A JP 50042670A JP 4267075 A JP4267075 A JP 4267075A JP S5838 B2 JPS5838 B2 JP S5838B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- sound source
- key
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003280 down draw process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
この発明は可聴周波数以上のパルスによって音源信号を
開閉制御することにより楽音信号を得るようにした電子
楽器に関する。
開閉制御することにより楽音信号を得るようにした電子
楽器に関する。
鍵盤の合鍵の音高に対応した周波数を夫々発振する音源
を具備し、鍵の押圧に応じて音源から所要の周波数信号
を選択する方式の電子楽器においては、音源回路で発振
した各音源周波数信号を選択するゲート回路はアナログ
入力である周波数信号をそのまま通過出力するようなア
ナログ処理式ゲート回路によって構成しなげればならな
いため、完全にデジタルIC化することが困難であった
。
を具備し、鍵の押圧に応じて音源から所要の周波数信号
を選択する方式の電子楽器においては、音源回路で発振
した各音源周波数信号を選択するゲート回路はアナログ
入力である周波数信号をそのまま通過出力するようなア
ナログ処理式ゲート回路によって構成しなげればならな
いため、完全にデジタルIC化することが困難であった
。
この発明は土泥の点に鑑みてなされたもので、鍵盤回路
と接続される音源回路を全てデジタル的に処理できるよ
うに構成し容易にIC化できるようにすることを目的と
するものである。
と接続される音源回路を全てデジタル的に処理できるよ
うに構成し容易にIC化できるようにすることを目的と
するものである。
上記目的を達成するため、この発明では音源回路から合
鍵の音高に対応した周波数の方形波信号(以下単に音源
信号という)を発振出力させ、一方、合鍵に対応して順
次高速(可聴周波数以上の)パルスを発生させ、前記音
源信号と該順次パルスとを合鍵に対応して各別に設けた
アンド回路に加え、このアンド回路から出力される信号
をオア回路で1つにまとめて重畳出力させ、該出力信号
中に含まれる前記順次パルスの粗密により同時に押圧さ
れる鍵に対応した音源信号を得るように構成したもので
ある。
鍵の音高に対応した周波数の方形波信号(以下単に音源
信号という)を発振出力させ、一方、合鍵に対応して順
次高速(可聴周波数以上の)パルスを発生させ、前記音
源信号と該順次パルスとを合鍵に対応して各別に設けた
アンド回路に加え、このアンド回路から出力される信号
をオア回路で1つにまとめて重畳出力させ、該出力信号
中に含まれる前記順次パルスの粗密により同時に押圧さ
れる鍵に対応した音源信号を得るように構成したもので
ある。
以下この発明を添付図面の一実施例に基いて詳細に説明
する。
する。
尚、以下の説明においては鍵盤が5オクターブ60鍵あ
る場合について説明する。
る場合について説明する。
第1図において、音源回路1は合鍵(図示せず)に対応
した周波数の方形波音源信号TP1〜TP60を夫々出
力しゲート回路2に常時加えるようになっている。
した周波数の方形波音源信号TP1〜TP60を夫々出
力しゲート回路2に常時加えるようになっている。
ゲート回路2は合鍵に対応したアンド回路A1〜A60
をするるアンド回路群によって構成されており、前記音
源信号TP1〜TP60が各アンド回路A1〜A60の
一方入力側に各別に夫々加えられる。
をするるアンド回路群によって構成されており、前記音
源信号TP1〜TP60が各アンド回路A1〜A60の
一方入力側に各別に夫々加えられる。
順次パルス発生部3は前記音源信号に比して極めて狭い
パルス間隔例えば1μsのシフトパルスφを発生するパ
ルス発生器3aと走査回路3b例えば合鍵に対応する段
数(この場合は60段)を有するシフトレジスタにより
構成されており、単一の信号1を上記シフトパルスφに
より順次次段に転送して循環させ、合鍵に対応するパル
ス(順次パルス)P1〜P60を各別に一定時間(1μ
S)ずつ遅らせて順次発生出力する。
パルス間隔例えば1μsのシフトパルスφを発生するパ
ルス発生器3aと走査回路3b例えば合鍵に対応する段
数(この場合は60段)を有するシフトレジスタにより
構成されており、単一の信号1を上記シフトパルスφに
より順次次段に転送して循環させ、合鍵に対応するパル
ス(順次パルス)P1〜P60を各別に一定時間(1μ
S)ずつ遅らせて順次発生出力する。
これらのパルスP1〜P60は合鍵に対応するキースイ
ッチ回路4の各キースイッチKS1〜KS60を介して
前記ゲート回路2の各アンド回路A1〜A60の他方入
力側に各別に夫々加えられる。
ッチ回路4の各キースイッチKS1〜KS60を介して
前記ゲート回路2の各アンド回路A1〜A60の他方入
力側に各別に夫々加えられる。
オア回路5はゲート回路2の各アンド回路A1〜A60
の出力信号Q1〜Q60を夫々入力とし出力信号P0を
フイルタ回路6に加える。
の出力信号Q1〜Q60を夫々入力とし出力信号P0を
フイルタ回路6に加える。
すなわち、このオア回路5は信号Q1〜Q60を1つに
まとめて重畳した信号Poを出力する。
まとめて重畳した信号Poを出力する。
フィルタ回路6はバイパスフィルタで信号P0中に含ま
れる前記パルスP1〜P60を除去し可聴信号Eを出力
するものである。
れる前記パルスP1〜P60を除去し可聴信号Eを出力
するものである。
今、1鍵のみが押圧されたとする。
この鍵の押圧により対応する例えばキースイッチKS1
が閉成され、シフトレジスタ3bの1段目からパルスP
1が60μs毎(第2図b)に順次アンド回路A1に加
えられる。
が閉成され、シフトレジスタ3bの1段目からパルスP
1が60μs毎(第2図b)に順次アンド回路A1に加
えられる。
このアンド回路A1には前記音源信号TP1(同図a)
が加えられており、従って、該アンド回路A1は鍵が押
圧されることにより、音源信号TP1、パルスP1によ
りアンド条件が成立し、音源信号TP1の方形波幅T1
の間のみ信号(パルスP1)Ql(同図C)を出力する
。
が加えられており、従って、該アンド回路A1は鍵が押
圧されることにより、音源信号TP1、パルスP1によ
りアンド条件が成立し、音源信号TP1の方形波幅T1
の間のみ信号(パルスP1)Ql(同図C)を出力する
。
この場合、ゲート回路2はアンド回路群であり、従って
押圧されない他の鍵に対してはアンド条件が成立せず該
ゲート回路2の出力は信号Q1のみとなり、オア回路5
の出力P0(同図d)は信号Q1と同一となる。
押圧されない他の鍵に対してはアンド条件が成立せず該
ゲート回路2の出力は信号Q1のみとなり、オア回路5
の出力P0(同図d)は信号Q1と同一となる。
フィルタ回路6はこの信号P。
を濾波して対応する可聴信号E(同図e)を出力する。
この信号Eは前記音源信号TP1に対応している。
次に、複数の鍵例えば2鍵る同時に押圧した場合につい
て説明する。
て説明する。
各錘の押圧に応じて例えばキースイッチKS1.KS2
が夫々閉成されたとする。
が夫々閉成されたとする。
シフトレジスタ3bの1段目からはパルスP1が前述の
如く60μs毎に順次出力され、2段目からは該パルス
P1の1μs後にパルスP2が同じく60μS毎に順次
出力され、これら両パルスP1゜P2が各錘に対応する
アンド回路A1.A2の一方入力側に加えられる。
如く60μs毎に順次出力され、2段目からは該パルス
P1の1μs後にパルスP2が同じく60μS毎に順次
出力され、これら両パルスP1゜P2が各錘に対応する
アンド回路A1.A2の一方入力側に加えられる。
一方、これらアンド回路A1゜A2の他方入力側には前
述の如く各錘に対応する音源信号TP1.TP2(第3
図a、b’)が加えられており、両アンド回路A1.A
2は夫々各錘が押圧されると、各音源信号TP1.TP
2の方形波幅T1゜T2の時間のみアンド条件が成立し
信号Q1.Q2(同図c、d)を出力する。
述の如く各錘に対応する音源信号TP1.TP2(第3
図a、b’)が加えられており、両アンド回路A1.A
2は夫々各錘が押圧されると、各音源信号TP1.TP
2の方形波幅T1゜T2の時間のみアンド条件が成立し
信号Q1.Q2(同図c、d)を出力する。
オア回路5は両アンド回路A1.A2からの信号Q1.
Q2を1つにまとめて2信号P0(同e図)を出力しフ
ィルタ回路6に加える。
Q2を1つにまとめて2信号P0(同e図)を出力しフ
ィルタ回路6に加える。
信号P0は図示の如く、音源信号TP1 、TP2が重
なる部分ではこれに対応して該信号P0中に含まれるパ
ルスは密となり、いずれか一方の信号のみの場合には含
まれるパルスは粗となる。
なる部分ではこれに対応して該信号P0中に含まれるパ
ルスは密となり、いずれか一方の信号のみの場合には含
まれるパルスは粗となる。
従って、信号P0は音源信号TP1. Tp2の重なり
に対応して粗密のパルスを含むようになる。
に対応して粗密のパルスを含むようになる。
従って、この信号P0をフィルタ回路6で濾波すれば含
有せるパルスの粗密に応じたレベルの信号すなわち、音
源信号TP1.TP2が重畳した信号E(同f図)を得
ることができる。
有せるパルスの粗密に応じたレベルの信号すなわち、音
源信号TP1.TP2が重畳した信号E(同f図)を得
ることができる。
第4図は上記第3図に示す音源信号TP1.TP2及び
信号Eを縮小して描いたもので、音源信号TP1.TP
2の重畳の状態を分り易く示したものでである。
信号Eを縮小して描いたもので、音源信号TP1.TP
2の重畳の状態を分り易く示したものでである。
尚、上記実施例においては重畳信号をフィルタを介して
含有せるパルス信号を除去したが、フィルタ回路は必ず
しも必要ではなくパルス信号の粗密により形成される楽
音を直接聴くようにしてもよい。
含有せるパルス信号を除去したが、フィルタ回路は必ず
しも必要ではなくパルス信号の粗密により形成される楽
音を直接聴くようにしてもよい。
更に、上記説明では2つの鍵が同時に押圧された場合に
ついて記述したが、適宜数の鍵を同時に押圧した場合に
おいても同様に各音源信号を重畳して対応する楽音を形
成し得ることはいうまでもない。
ついて記述したが、適宜数の鍵を同時に押圧した場合に
おいても同様に各音源信号を重畳して対応する楽音を形
成し得ることはいうまでもない。
尚、上記実施例においては、キースイッチ回路5を、順
次パルス発生部3とゲート回路2(アンド回路A1〜A
60)との間に配設したが、この他に音源回路1とゲー
ト回路2との間、あるいはゲート回路2とオア回路5と
の間に設けても同様に実施し得ることは勿論である。
次パルス発生部3とゲート回路2(アンド回路A1〜A
60)との間に配設したが、この他に音源回路1とゲー
ト回路2との間、あるいはゲート回路2とオア回路5と
の間に設けても同様に実施し得ることは勿論である。
以上説明したようにこの発明によれば、鍵盤回路に接続
される音源回路開閉回路等を全てデジタル的に処理する
ことが可能であり小型、軽量、組立容易、且つ安価に構
成し得る等の利点を有する。
される音源回路開閉回路等を全てデジタル的に処理する
ことが可能であり小型、軽量、組立容易、且つ安価に構
成し得る等の利点を有する。
第1図はこの発明に係る電子楽器の一実施例を概略的に
示すブロック線図、第2図は1鍵を押圧した場合の各部
における信号をタイミングを揃えて示すグラフ、第3図
は2鍵を押圧した場合の各部における信号をタイミング
を揃えて示すグラフ、第4図は第3図のグラフに示す音
源信号及び重畳出力信号を縮小して描いたグラフである
。 1・・・・・音源回路、2・・・・ゲート回路、3・・
・・・・順次パルス発生部、4・・・・キースイッチ回
路、5・・・・オア回路、6・・・・フィルタ回路、A
1〜A60・・・・・・アンド回路、KS1〜KS60
・・・・・・キースイッチ。
示すブロック線図、第2図は1鍵を押圧した場合の各部
における信号をタイミングを揃えて示すグラフ、第3図
は2鍵を押圧した場合の各部における信号をタイミング
を揃えて示すグラフ、第4図は第3図のグラフに示す音
源信号及び重畳出力信号を縮小して描いたグラフである
。 1・・・・・音源回路、2・・・・ゲート回路、3・・
・・・・順次パルス発生部、4・・・・キースイッチ回
路、5・・・・オア回路、6・・・・フィルタ回路、A
1〜A60・・・・・・アンド回路、KS1〜KS60
・・・・・・キースイッチ。
Claims (1)
- 1 合鍵の音高に相当する周波数の音源信号を夫夫発生
する音源発振部と、合鍵に対応した高周波パルスを順次
各別に発生する順次パルス発生部と、合鍵に対応して夫
々設けられ対応する音源信号及び対応する順次パルスと
を入力とする複数のアンド回路と、各アンド回路の出力
を入力とするオア回路とを具え、このオア回路から押圧
された鍵に相当する音源信号を得るようにした電子楽器
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50042670A JPS5838B2 (ja) | 1975-04-08 | 1975-04-08 | デンシガツキ |
| US05/671,861 US4108038A (en) | 1975-04-04 | 1976-03-30 | Time shared tone keying system in electronic musical instrument |
| US06/116,110 USRE30982E (en) | 1975-04-04 | 1980-01-28 | Time shared tone keying system in electronic musical instrument |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50042670A JPS5838B2 (ja) | 1975-04-08 | 1975-04-08 | デンシガツキ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51117613A JPS51117613A (en) | 1976-10-15 |
| JPS5838B2 true JPS5838B2 (ja) | 1983-01-05 |
Family
ID=12642447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50042670A Expired JPS5838B2 (ja) | 1975-04-04 | 1975-04-08 | デンシガツキ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5838B2 (ja) |
-
1975
- 1975-04-08 JP JP50042670A patent/JPS5838B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51117613A (en) | 1976-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5548251A (en) | High-frequency clock generator using lower frequency voltage controlled ring oscillator | |
| JPH1051276A (ja) | リング発振回路 | |
| US6066968A (en) | Delay lock loop circuit for semiconductor memory device | |
| JPS5925234B2 (ja) | 電子楽器 | |
| JPH0894725A (ja) | 複数基準発振器用タイミング発生器 | |
| JPS5838B2 (ja) | デンシガツキ | |
| US3700781A (en) | Electronic musical instrument | |
| JPH07333302A (ja) | タイミング信号列を処理する装置および方法 | |
| US4108038A (en) | Time shared tone keying system in electronic musical instrument | |
| JPH02268511A (ja) | 二相パルス発生回路 | |
| JPH07123289A (ja) | マルチスキャンモニタ | |
| JPH0288985A (ja) | 疑似信号発生装置 | |
| JP2716282B2 (ja) | 切替回路 | |
| KR900008243Y1 (ko) | 디지탈처리 음향기기의 d/a컨버터 접속회로 | |
| JP2592522B2 (ja) | Pn符号の位相変調回路 | |
| JPH06276062A (ja) | マスタ/スレーブ型dフリップフロップが複数段接続された論理回路 | |
| JP2964799B2 (ja) | 半導体集積回路 | |
| JP2827517B2 (ja) | 位相同期回路 | |
| JP3094402B2 (ja) | 楽音波形信号形成装置 | |
| JP2637259B2 (ja) | 信号伝送路 | |
| JP2743407B2 (ja) | クロックパルス発生回路 | |
| JPH03125207A (ja) | クロック切り替え装置 | |
| JPH04274614A (ja) | パルス回路 | |
| JPH0621719A (ja) | 発振器 | |
| JPH04233314A (ja) | 半導体装置の入力回路 |