JPS5839043A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5839043A JPS5839043A JP56138975A JP13897581A JPS5839043A JP S5839043 A JPS5839043 A JP S5839043A JP 56138975 A JP56138975 A JP 56138975A JP 13897581 A JP13897581 A JP 13897581A JP S5839043 A JPS5839043 A JP S5839043A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- heat
- insulating substrate
- freon
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
- H10W40/73—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control for cooling by change of state
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置、−特にパップを形成した半導体
チップを７リツプチツプ方式で実装する半導体装置に関
するものである。
チップを７リツプチツプ方式で実装する半導体装置に関
するものである。
従来、この橋の半導体装置は能動菓子とＰｂ−Ｂｎ半田
のパップ（突起電極）とを形成した半導体チップ（以下
単にチップと称す）、それを搭載する絶縁基板及びチッ
プを保鏝しチップからの発熱を放散する蓋から構成され
ていた。チップは絶縁基板にバンクによって固定され、
チップの能ｍｌ子による電気的機能はバングを経由して
絶縁基板内の配線に伝えられ、絶縁基板に取付けられた
外部リード等によって外部に取り出せる様になっていた
。蓋はチップを覆う様にして絶縁基板に取付けられ、蓋
と絶縁基板とによってその中空部分にチップを気密封止
していた。そして、チップと蓋とは例えばバネによる弾
力を有する接触を持たせ、チップからの発熱を蓋に逃が
す構造ｌζなっていた。
のパップ（突起電極）とを形成した半導体チップ（以下
単にチップと称す）、それを搭載する絶縁基板及びチッ
プを保鏝しチップからの発熱を放散する蓋から構成され
ていた。チップは絶縁基板にバンクによって固定され、
チップの能ｍｌ子による電気的機能はバングを経由して
絶縁基板内の配線に伝えられ、絶縁基板に取付けられた
外部リード等によって外部に取り出せる様になっていた
。蓋はチップを覆う様にして絶縁基板に取付けられ、蓋
と絶縁基板とによってその中空部分にチップを気密封止
していた。そして、チップと蓋とは例えばバネによる弾
力を有する接触を持たせ、チップからの発熱を蓋に逃が
す構造ｌζなっていた。
バネを用いる理由は蓋と絶縁基板とを気密封止した時に
、蓋とチップとの間隔を精密に制御するこ、とが暑しい
ためであり、半田付けの様な固定手段が使用出来ないこ
とになる。このことは、′チップからの発熱を蓋に伝達
する率が低下するという欠点を招来していた。これは蓋
に２つの機能（気密封止とチップの放熱）を兼ねさせて
いるために起る欠点である。
、蓋とチップとの間隔を精密に制御するこ、とが暑しい
ためであり、半田付けの様な固定手段が使用出来ないこ
とになる。このことは、′チップからの発熱を蓋に伝達
する率が低下するという欠点を招来していた。これは蓋
に２つの機能（気密封止とチップの放熱）を兼ねさせて
いるために起る欠点である。
本発明は従来のもののこの様な欠点を除去するものでチ
ップの気密封止と放熱を別々の構成物で機能させようと
するものである。以下に図面を用いて本発明の詳細な説
明する。
ップの気密封止と放熱を別々の構成物で機能させようと
するものである。以下に図面を用いて本発明の詳細な説
明する。
３３１図、第２図は本発明の一実施例を示す。第１５！
Ｑにおいて、１１１は一生面上に能動素子（図示せず）
を形成したチップ、（２）は上記−主面上に形成したバ
ンク、＋３１は上記能動素子を取り囲む様に上記−主面
上に形成したシールリングである。バングとシールリン
グはＰｂ−８ｎの半田からなり、その高３ｈは共にほぼ
同じになされている。シールリング（ＩＩはバンク（２
）を形成するのと同じ工程で作ることによって容易に形
成することができる。第２図において、（４）は絶縁基
板でチップ（１１をバンク（２）により固定して搭載し
チップの電気的機能をパンダ（２）を＊、じて外部リー
ド（５目と取り出せる様にしている。（６）は蓋を構成
する放熱フイ／で、チップ（１１を覆う様にして絶縁基
板（４）に歌付けられている。
Ｑにおいて、１１１は一生面上に能動素子（図示せず）
を形成したチップ、（２）は上記−主面上に形成したバ
ンク、＋３１は上記能動素子を取り囲む様に上記−主面
上に形成したシールリングである。バングとシールリン
グはＰｂ−８ｎの半田からなり、その高３ｈは共にほぼ
同じになされている。シールリング（ＩＩはバンク（２
）を形成するのと同じ工程で作ることによって容易に形
成することができる。第２図において、（４）は絶縁基
板でチップ（１１をバンク（２）により固定して搭載し
チップの電気的機能をパンダ（２）を＊、じて外部リー
ド（５目と取り出せる様にしている。（６）は蓋を構成
する放熱フイ／で、チップ（１１を覆う様にして絶縁基
板（４）に歌付けられている。
（７）は液体状のフレイ／で、絶縁基板（４）と放熱フ
イ／【６）との間にできた中空部分にチップ（１１を囲
繞するように封じ込めている。
イ／【６）との間にできた中空部分にチップ（１１を囲
繞するように封じ込めている。
このとき、チップ１１＋と絶縁基板（４）との間番こは
シールリング（３１の高さだけ間隙が形成され、チップ
表面に形成した能動素子は何物にも触れることなく、絶
縁基板（４）とシールリング（３１とチップ（１目こよ
って気密封止することができる。この状態で半導体チッ
プＩＩＩを動作させるとチップ［１１で発熱が起こるが
、チップ（１）に触れている７レオン（７）が蒸発。
シールリング（３１の高さだけ間隙が形成され、チップ
表面に形成した能動素子は何物にも触れることなく、絶
縁基板（４）とシールリング（３１とチップ（１目こよ
って気密封止することができる。この状態で半導体チッ
プＩＩＩを動作させるとチップ［１１で発熱が起こるが
、チップ（１）に触れている７レオン（７）が蒸発。
気化しチップの熱を奪う。気化したフレオン蒸気は常に
冷却されている放熱フィン（６）に接触して熱を奪われ
液化して再びチップに触れる。こうして７レオン（７１
はチップの裏面全体から熱を放熱フイ／に伝えることが
できる。一方、チップ（１１の能動素子はシールリング
（３）によって封止されているので、７レオノ【７１そ
れ自身及び７レオノ中の不純物例えばアルカリ金属、腐
食性水分等によって汚染腐食されることはない。
冷却されている放熱フィン（６）に接触して熱を奪われ
液化して再びチップに触れる。こうして７レオン（７１
はチップの裏面全体から熱を放熱フイ／に伝えることが
できる。一方、チップ（１１の能動素子はシールリング
（３）によって封止されているので、７レオノ【７１そ
れ自身及び７レオノ中の不純物例えばアルカリ金属、腐
食性水分等によって汚染腐食されることはない。
本発明は以上の実施例にとどまることなく、７レオン（
７）からなる熱伝達手段を例えばゲル状の樹脂で置き換
えてもよい。又、放熱フィン（６）は絶縁基板（４）に
直接固定せずに介在物を介して固定しても良い。放熱フ
ィン（６）の形状はどのような形であっても良いし、放
熱フィン（６）はチップ＋１１の機械的保護の役割を兼
ねても良い。チップｉｌ＋の電気的機能はメモリー、ロ
ジックに限ることなく、受光素子等、半導体基板に形成
できる他の全ての機能を含む。バンプ（２）はＰｂ−８
ｎに限らず他の金属又は導体を用い得る。
７）からなる熱伝達手段を例えばゲル状の樹脂で置き換
えてもよい。又、放熱フィン（６）は絶縁基板（４）に
直接固定せずに介在物を介して固定しても良い。放熱フ
ィン（６）の形状はどのような形であっても良いし、放
熱フィン（６）はチップ＋１１の機械的保護の役割を兼
ねても良い。チップｉｌ＋の電気的機能はメモリー、ロ
ジックに限ることなく、受光素子等、半導体基板に形成
できる他の全ての機能を含む。バンプ（２）はＰｂ−８
ｎに限らず他の金属又は導体を用い得る。
以上の説明で本明らかな様に、本発明によればチップか
ら放熱フィンに熱を伝える効率が増し、しかもチップの
能動素子を完全に保鰻できる効果がある。又、チップの
能動素子の気路封止をシールリングによって実現してい
るので、蓋の寸法精度が要求されないため蓋の加工が容
易である。
ら放熱フィンに熱を伝える効率が増し、しかもチップの
能動素子を完全に保鰻できる効果がある。又、チップの
能動素子の気路封止をシールリングによって実現してい
るので、蓋の寸法精度が要求されないため蓋の加工が容
易である。
ＩＩ１図（ａ）は本発明の一実施例による半導体チップ
を示す斜視図、第１図（１））はＩＩ１図（−）のＩｔ
）−Ｉｂｉｉによる断面図％ｇｇｇ図は本発明の一実施
例による半導体装置を示す断面図である。 図中、【１１は半導体チップ、（２）はバンク、（３Ｊ
はシールリング、（４）は絶＃基板、（５）はリード、
（６］は放熱フィン、（７）は液体である。 代理人 ４ 釘 信 −
を示す斜視図、第１図（１））はＩＩ１図（−）のＩｔ
）−Ｉｂｉｉによる断面図％ｇｇｇ図は本発明の一実施
例による半導体装置を示す断面図である。 図中、【１１は半導体チップ、（２）はバンク、（３Ｊ
はシールリング、（４）は絶＃基板、（５）はリード、
（６］は放熱フィン、（７）は液体である。 代理人 ４ 釘 信 −
Claims (1)
- 【特許請求の範囲】 能動素子とバンクとが形成された半纏体チップ。 この半導体チップを上記バンクを介して固定し、上記半
導体チップの電気的機能を導出し得る絶縁基板、上記半
導体チップを機うように上記絶縁基板に取付けられ上°
記半導体チップの発熱を外部に放散し得る蓋、上記半導
体チップと絶縁基板との間に設けられ上記能動系子を気
密封止するシールリング、上記半導体チップを囲繞する
ように封入され上記半導体チップの発熱を上記蓋に伝達
する熱伝達手段を備えた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138975A JPS5839043A (ja) | 1981-09-02 | 1981-09-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138975A JPS5839043A (ja) | 1981-09-02 | 1981-09-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5839043A true JPS5839043A (ja) | 1983-03-07 |
Family
ID=15234540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56138975A Pending JPS5839043A (ja) | 1981-09-02 | 1981-09-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5839043A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163843A (ja) * | 1983-03-09 | 1984-09-14 | Nippon Denso Co Ltd | 半導体装置 |
| JPS6128612U (ja) * | 1984-07-27 | 1986-02-20 | 周平 渡辺 | 金型 |
| JP2008004688A (ja) * | 2006-06-21 | 2008-01-10 | Noda Screen:Kk | 半導体パッケージ |
-
1981
- 1981-09-02 JP JP56138975A patent/JPS5839043A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59163843A (ja) * | 1983-03-09 | 1984-09-14 | Nippon Denso Co Ltd | 半導体装置 |
| JPS6128612U (ja) * | 1984-07-27 | 1986-02-20 | 周平 渡辺 | 金型 |
| JP2008004688A (ja) * | 2006-06-21 | 2008-01-10 | Noda Screen:Kk | 半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4746283B2 (ja) | 回路組立体および集積回路デバイスに放熱器を接続する方法 | |
| US6853069B2 (en) | Packaged die on PCB with heat sink encapsulant and methods | |
| JPH07147466A (ja) | 電子部品ユニット及びその製造方法 | |
| IT1143676B (it) | Processo per la fabbricazione di dispositivi microminiaturizzati a circuito integrato | |
| JPH0217659A (ja) | 回路チップをｅｍｉ、ｅｓｄ、熱及び機械的衝撃から保護するためのパッケージ | |
| JPH05160312A (ja) | 電子パッケージ用モジュール | |
| JPH04326557A (ja) | 半導体チツプの冷却構造 | |
| JPS6221249A (ja) | 半導体装置 | |
| TW202310244A (zh) | 包括直接接觸熱路徑之設備及其製造方法 | |
| JPH0773122B2 (ja) | 封止型半導体装置 | |
| US6730536B1 (en) | Pre-drilled image sensor package fabrication method | |
| US6548759B1 (en) | Pre-drilled image sensor package | |
| JPH03182397A (ja) | Ｉｃカード | |
| JP2004311464A (ja) | 半導体装置 | |
| JPS5810840A (ja) | 半導体装置 | |
| US3549958A (en) | High power stud mounted diode | |
| JPS6066842A (ja) | 半導体装置 | |
| JPS6144450Y2 (ja) | ||
| JP2828385B2 (ja) | Ｉｃパッケージの構造 | |
| TWI625833B (zh) | 封裝結構 | |
| JPH0685120A (ja) | 電子部品の冷却装置 | |
| CN114975295B (zh) | 散热结构、半导体封装装置及半导体封装装置的制造方法 | |
| JPS61225848A (ja) | 半導体整流装置 | |
| JPH08222652A (ja) | 半導体装置及びその製造方法 | |
| JPS6332956A (ja) | パツケ−ジ |