JPS5840767B2 - マイクロ・コンピュ−タのリセット回路 - Google Patents
マイクロ・コンピュ−タのリセット回路Info
- Publication number
- JPS5840767B2 JPS5840767B2 JP55098746A JP9874680A JPS5840767B2 JP S5840767 B2 JPS5840767 B2 JP S5840767B2 JP 55098746 A JP55098746 A JP 55098746A JP 9874680 A JP9874680 A JP 9874680A JP S5840767 B2 JPS5840767 B2 JP S5840767B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- reset
- signal
- circuit
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
、本発明は、マイクロ・コンピュータのリセット回路に
関し、特にマイクロｒコンピュータのハング・アップ（
停止）を自動的に解除するリセット回路に関するもので
ある。
関し、特にマイクロｒコンピュータのハング・アップ（
停止）を自動的に解除するリセット回路に関するもので
ある。
従来のマイクロ・コンピュータのリセット回路において
は、第１図に示すように、抵抗Ｒ１とコンデンサＣ１か
ら戒る積分回路１に電源ＶＣＣが印加されると、コンデ
ンサＣ１の端子電圧が時定数Ｃ，Ｒ１で上昇し、ノア・
ゲートＮ０Ｒ２、インバータ・ゲートＩＮＶ３を介して
リセット信号４が得られる。
は、第１図に示すように、抵抗Ｒ１とコンデンサＣ１か
ら戒る積分回路１に電源ＶＣＣが印加されると、コンデ
ンサＣ１の端子電圧が時定数Ｃ，Ｒ１で上昇し、ノア・
ゲートＮ０Ｒ２、インバータ・ゲートＩＮＶ３を介して
リセット信号４が得られる。
また、スイッチＳを設けて手動でリセット操作を行うこ
とができる。
とができる。
このように、従来の回路では、抵抗とコンデンサの積分
回路によるパワー・オン・リセット信号と手動操作によ
るスイッチのオアをとったものが大半である。
回路によるパワー・オン・リセット信号と手動操作によ
るスイッチのオアをとったものが大半である。
しかし、マイクロ・コンピュータを使用する製品におい
ては、大きな静電ノイズあるいは電源ノイズ等が印加さ
れると、誤動作を生じ、プログラム暴走を起してハング
・アップしてしまうという欠点がある。
ては、大きな静電ノイズあるいは電源ノイズ等が印加さ
れると、誤動作を生じ、プログラム暴走を起してハング
・アップしてしまうという欠点がある。
即ち、このハング・アップを解除するにはもう一度マイ
クロ・コンピュータのリセット入力端子に規定のパルス
巾のリセット入力信号を印加しなければならない。
クロ・コンピュータのリセット入力端子に規定のパルス
巾のリセット入力信号を印加しなければならない。
これによりマイクロ・コンピュータは内部レジスタ等の
初期化を計り再スタートするわけである。
初期化を計り再スタートするわけである。
このハング・アップは装置にとっては致命的であるため
、従来ではそのリセット・スイッチとして第１図に示す
スイッチＳを外部に設けて、人為的操作によりハング・
アップの解除を行っている。
、従来ではそのリセット・スイッチとして第１図に示す
スイッチＳを外部に設けて、人為的操作によりハング・
アップの解除を行っている。
本発明の目的は、このような従来の欠点を除去するため
１．マイクロ・コンピュータの誤動作によって生じるハ
ング・アップを自動的に解除できるマイクロ・コンピュ
ータ用のリセット回路を提供することにある。
１．マイクロ・コンピュータの誤動作によって生じるハ
ング・アップを自動的に解除できるマイクロ・コンピュ
ータ用のリセット回路を提供することにある。
本発明のマイクロ・コンピュータのリセット回路は、制
御操作入力部を有するマイクロ・コンピュータを用いた
装置において、前記入力部に、一定周期で絶えずトリガ
信号を発生する発振回路と、該トリガ入力によりマイク
ロ・コンピュータに対しリセット信号を発生させる手段
を設け、前記入刃部に操作入力がないとき、マイクロ・
コンピュータに対し周期的にリセット信号を印加させ、
マイクロ・コンピュータのイニシャライズを常に行い、
前記入力部に操作入力があるとき、マイクロ・コンピュ
ータへのリセット信号の印加が中止されることを特徴と
している。
御操作入力部を有するマイクロ・コンピュータを用いた
装置において、前記入力部に、一定周期で絶えずトリガ
信号を発生する発振回路と、該トリガ入力によりマイク
ロ・コンピュータに対しリセット信号を発生させる手段
を設け、前記入刃部に操作入力がないとき、マイクロ・
コンピュータに対し周期的にリセット信号を印加させ、
マイクロ・コンピュータのイニシャライズを常に行い、
前記入力部に操作入力があるとき、マイクロ・コンピュ
ータへのリセット信号の印加が中止されることを特徴と
している。
以下、図面により、本発明の詳細な説明する。
本実施例では、マイクロ・コンビュータカ制御操作人力
部としてキーボードを有する場合について説明する。
部としてキーボードを有する場合について説明する。
第２図は、本発明のマイクロ・コンピュータのリセット
回路のブロック図であり、第３図は、その動作波形図で
ある。
回路のブロック図であり、第３図は、その動作波形図で
ある。
第２図においては、発振回路６、エツジ・トリガ・タイ
プのフリップ・フロップ（ＦＦＡ）７−。
プのフリップ・フロップ（ＦＦＡ）７−。
（ＦＦＢ）８、インバータ・ゲート（ＩＮＶ）９、抵抗
Ｒ２とコンデンサＣ２から成る積分回路１０、シュミッ
ト・ゲート（ＳＭＴ）１１が設けられ、リセット信号１
２がフリップ・フロップ８の出力側かう取り出される。
Ｒ２とコンデンサＣ２から成る積分回路１０、シュミッ
ト・ゲート（ＳＭＴ）１１が設けられ、リセット信号１
２がフリップ・フロップ８の出力側かう取り出される。
ここで、発振回路６はフリップ・フロップ７゜８を一定
周期で絶えずトリガするための回路であり、インバータ
・ゲート９、積分回路１０、シュミット・ゲート１１か
ら成る回路はフリップ・フロップ８の出力を一定時間後
にリセットさせるためのものである。
周期で絶えずトリガするための回路であり、インバータ
・ゲート９、積分回路１０、シュミット・ゲート１１か
ら成る回路はフリップ・フロップ８の出力を一定時間後
にリセットさせるためのものである。
第２図、第３図に示されるように、キーボードからフリ
ップ・フロップ７の入力端子Ｓにキー押下信号５がない
ときは、発振回路６によりトリガされたフリップ・フロ
ップＴの出力Ａは常にＩ′Ｈ′１であり、これによりフ
リップ・フロップ８の出力であるリセット信号１２はト
リガされた瞬間は”Ｌ １１となる。
ップ・フロップ７の入力端子Ｓにキー押下信号５がない
ときは、発振回路６によりトリガされたフリップ・フロ
ップＴの出力Ａは常にＩ′Ｈ′１であり、これによりフ
リップ・フロップ８の出力であるリセット信号１２はト
リガされた瞬間は”Ｌ １１となる。
このレベル信号 Ｌ はインバータ・ゲート９を経て抵
抗Ｒ２及びコンデンサＣ２による積分回路１０により波
形整形用シュミット・ゲート１１を通過し、一定時間遅
延ののち出力Ｂとなり、フリップ・フロップ８のリセッ
ト入力端子Ｒに印加される。
抗Ｒ２及びコンデンサＣ２による積分回路１０により波
形整形用シュミット・ゲート１１を通過し、一定時間遅
延ののち出力Ｂとなり、フリップ・フロップ８のリセッ
ト入力端子Ｒに印加される。
端子Ｒにリセット入力が印加された時点でフリップ・フ
ロップ８は反転し、リセット信号１２は Ｈとなる。
ロップ８は反転し、リセット信号１２は Ｈとなる。
このように、キー人力がない場合には周期的にリセット
信号（レベル信号 Ｌ ）が発生されることになり、こ
の信号によりマイクロ・コンピュータは常にイニシャラ
イズされることになる。
信号（レベル信号 Ｌ ）が発生されることになり、こ
の信号によりマイクロ・コンピュータは常にイニシャラ
イズされることになる。
次にキーが押下され、キー押下信号５が人力された場合
には、フリップ・フロップＴの出力Ａは常にＬ Ｉ＋と
なり、発振回路６のトリガにかかわらずフリップ・フロ
ッグ８の出力であるリセット信号１２は Ｈの状態を保
つ。
には、フリップ・フロップＴの出力Ａは常にＬ Ｉ＋と
なり、発振回路６のトリガにかかわらずフリップ・フロ
ッグ８の出力であるリセット信号１２は Ｈの状態を保
つ。
このように、キー人力がある場合にはフリップ・フロッ
プ８の状態変化が起らず、リセット信号１２は Ｈの状
態となり、以後キーが復帰されるまでこの状態が続くこ
とになる。
プ８の状態変化が起らず、リセット信号１２は Ｈの状
態となり、以後キーが復帰されるまでこの状態が続くこ
とになる。
従って、キー押下の状態に対してはリセット信号が発生
されることはなく、マイクロ・コンピュータの処理は正
常に行われることになる。
されることはなく、マイクロ・コンピュータの処理は正
常に行われることになる。
以上説明したように、本発明によれば、発振回路による
トリガ手段と、Ｄ−フリップ・フロップによる構成と、
インバータ・ゲート、積分回路、シュミット・ゲートに
よる回路を設けたので、フリップ・フロップに一定周期
でトリガが印加され、かつ一定時間後にリセットされ、
キー人力がない場合、マイクロ・コンピュータへ周期的
にリセット信号を送出することかできる。
トリガ手段と、Ｄ−フリップ・フロップによる構成と、
インバータ・ゲート、積分回路、シュミット・ゲートに
よる回路を設けたので、フリップ・フロップに一定周期
でトリガが印加され、かつ一定時間後にリセットされ、
キー人力がない場合、マイクロ・コンピュータへ周期的
にリセット信号を送出することかできる。
このため、マイクロ・コンピュータがたとえハング・ア
ップしても、キー復帰したあと（自動的に復帰できる）
では必ず解除することができ、見かけ上ハング・アップ
を取り除くことが可能となる。
ップしても、キー復帰したあと（自動的に復帰できる）
では必ず解除することができ、見かけ上ハング・アップ
を取り除くことが可能となる。
従って、本発明のリセット回路を用いることによって、
パワー・オンとともにリセット信号を発生し初期化を計
る第１図に示すようなパワー・オン・リセット回路は不
要となる。
パワー・オンとともにリセット信号を発生し初期化を計
る第１図に示すようなパワー・オン・リセット回路は不
要となる。
第１図は従来のマイクロ・コンピュータの、リセット回
路の回路図、第２図は本発明の実施例を示スマイクロ・
コンピュータのリセット回路のフロック図、第３図は第
２図の動作波形図である。 １．１０：積分回路、２：ノア・ゲート、３゜９・・・
・・・インバータ・ゲート、４，１２：リセット信号、
５：キー押下信号、６：発振回路、７，８：フリップ・
フロップ、１１：シュミット・ゲート。
路の回路図、第２図は本発明の実施例を示スマイクロ・
コンピュータのリセット回路のフロック図、第３図は第
２図の動作波形図である。 １．１０：積分回路、２：ノア・ゲート、３゜９・・・
・・・インバータ・ゲート、４，１２：リセット信号、
５：キー押下信号、６：発振回路、７，８：フリップ・
フロップ、１１：シュミット・ゲート。
Claims (1)
- １ マイクロ・コンピュータの、リセット回路において
、一定周期の信号を発振する第１の手段と、該信号によ
りマイクロ・コンピュータに対しリセット信号を発生さ
せる第２の手段と、マイクロ・コンピュータに対し入力
され得る信号を発生する外部装置を有し、該外部装置か
らの入力信号がないときには、マイクロ・コンピュータ
に対し、前記第２の手段より周期的にリセット信号を印
加し、該外部装置からの入力信号があるときには、マイ
クロ・コンピュータへのリセット信号の印加を中止する
如く構成したことを特徴とするマイクロ・コンピュータ
のリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55098746A JPS5840767B2 (ja) | 1980-07-21 | 1980-07-21 | マイクロ・コンピュ−タのリセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55098746A JPS5840767B2 (ja) | 1980-07-21 | 1980-07-21 | マイクロ・コンピュ−タのリセット回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5725024A JPS5725024A (en) | 1982-02-09 |
| JPS5840767B2 true JPS5840767B2 (ja) | 1983-09-07 |
Family
ID=14228029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55098746A Expired JPS5840767B2 (ja) | 1980-07-21 | 1980-07-21 | マイクロ・コンピュ−タのリセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840767B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3336717A1 (de) * | 1983-10-08 | 1985-04-25 | Dai Nippon Printing Co., Ltd., Tokio/Tokyo | Verfahren und vorrichtung zur kontaktlosen, elektromagnetischen hin- und rueckuebertragung von steuerbefehlen und daten |
| JPH0441379Y2 (ja) * | 1985-09-03 | 1992-09-29 |
-
1980
- 1980-07-21 JP JP55098746A patent/JPS5840767B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5725024A (en) | 1982-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5477169A (en) | Electronic watch | |
| JPS5840767B2 (ja) | マイクロ・コンピュ−タのリセット回路 | |
| JPS6220561B2 (ja) | ||
| RU2257003C1 (ru) | Управляемый формирователь импульсов | |
| FR2437651A1 (fr) | Installation de surveillance pour des dispositifs commandes sur programmes, notamment pour des systemes commandes a partir de microprocesseurs dans les vehicules automobiles | |
| SU661755A1 (ru) | Устройство защиты от дребезга контактов | |
| JPS6225794Y2 (ja) | ||
| JPS5936832A (ja) | マイクロプロセツサのリセツト回路 | |
| KR960018834A (ko) | 마이크로 프로세서를 리세트하는 장치 | |
| JPH039057Y2 (ja) | ||
| KR900008372B1 (ko) | 컴퓨터 초기화 프로그램 자동실행 장치 | |
| KR0179159B1 (ko) | 바운드 제거회로 | |
| SU519858A2 (ru) | Устройство допускового контрол | |
| SU790305A1 (ru) | Переключающее устройство | |
| JPS6140630A (ja) | マイクロコンピユータ用のクロツクを制御する方法及び回路 | |
| KR890009062Y1 (ko) | 마이콤 오동작 보호회로 | |
| JPH0224287Y2 (ja) | ||
| JPH0352036B2 (ja) | ||
| SU706928A1 (ru) | Устройство подавлени дребезга | |
| SU463985A1 (ru) | Устройство дл интегрировани функций | |
| JPH0668280A (ja) | リセット回路 | |
| JPH0621785A (ja) | チャタリング防止方式 | |
| JPH09298838A (ja) | 遠隔停止信号検出回路 | |
| JPS54124650A (en) | Computer | |
| JPH0369215B2 (ja) |