JPS6128217A - 交流負荷用零電圧半導体スイツチ回路 - Google Patents
交流負荷用零電圧半導体スイツチ回路Info
- Publication number
- JPS6128217A JPS6128217A JP14838284A JP14838284A JPS6128217A JP S6128217 A JPS6128217 A JP S6128217A JP 14838284 A JP14838284 A JP 14838284A JP 14838284 A JP14838284 A JP 14838284A JP S6128217 A JPS6128217 A JP S6128217A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- load
- power supply
- phase
- semiconductor switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/13—Modifications for switching at zero crossing
- H03K17/136—Modifications for switching at zero crossing in thyristor switches
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、例えばソレノイド”あるいはモータなどの
誘導性負荷を制御する交流負荷用零電圧半導体スイッチ
回路に関する。
誘導性負荷を制御する交流負荷用零電圧半導体スイッチ
回路に関する。
第３図は、従来のこの種のスイッチを示すものである。
直流電源３１にはスイッチ３２．抵抗Ｊ Ｊ ＊ ７
オＦカッノラを構成するフォトダイオード３４が直列接
続されておシ、前記発光ダイオート″３４には光トリガ
サイリスタ３５がカップリングされている。このサイリ
スタ３５のカソード、アノードけそれぞれダイオードＤ
Ｉ〜Ｄ４からなる全波整流回路３６の出力端に接続され
、ゲートにはスイッチ回路３７を構成するトランジスタ
３８のコレクタが接続されている。このトランジスタ３
８のコレクタ、エミッタ間には抵抗３ｇが接続されエミ
ッタはサイリスタ３５のカソードに接続されている。こ
のトランジスタ３８のベースは前記全波整流回路３６の
出力端間に直列接続された抵抗４０゜４１の接続点に接
続されるとともに、コンデンサ４２を介してエミッタに
接続されている。
オＦカッノラを構成するフォトダイオード３４が直列接
続されておシ、前記発光ダイオート″３４には光トリガ
サイリスタ３５がカップリングされている。このサイリ
スタ３５のカソード、アノードけそれぞれダイオードＤ
Ｉ〜Ｄ４からなる全波整流回路３６の出力端に接続され
、ゲートにはスイッチ回路３７を構成するトランジスタ
３８のコレクタが接続されている。このトランジスタ３
８のコレクタ、エミッタ間には抵抗３ｇが接続されエミ
ッタはサイリスタ３５のカソードに接続されている。こ
のトランジスタ３８のベースは前記全波整流回路３６の
出力端間に直列接続された抵抗４０゜４１の接続点に接
続されるとともに、コンデンサ４２を介してエミッタに
接続されている。
一方、交流電源４３の一方出力端はモータ等の交流負荷
４４．抵抗４５を介して前記全波整流回路３６の一方入
力端に接続され、他方出力端は抵抗４６を介して全波整
流回路３６の他方入力端に接続される。また、前記負荷
４４と抵抗４５の接続点、および交流電源４３の他方出
力端間にはトライアック４７のアノード、カソードがそ
れぞれ接続され、このトライアック４７のデートは前記
全波整流回路３６の他方入力端に接続されている。
４４．抵抗４５を介して前記全波整流回路３６の一方入
力端に接続され、他方出力端は抵抗４６を介して全波整
流回路３６の他方入力端に接続される。また、前記負荷
４４と抵抗４５の接続点、および交流電源４３の他方出
力端間にはトライアック４７のアノード、カソードがそ
れぞれ接続され、このトライアック４７のデートは前記
全波整流回路３６の他方入力端に接続されている。
上記構成において、第４図（、）に示す如く、スイッチ
３２がオンとされると、フォトダイオード３４が発光さ
れる。このとき、交流電源４３の一方出力端側か正電位
となっていると、トランジスタ３８がオン状態となシ、
サイリスタ３５は導通されない。この状態より、交流電
源４３の一方出力端が零電位と々ると、トランジスタ３
８がオフ状態となり、サイリスタ３５が導通されるとと
もにトライアック４７が導通され、このトライアック４
７の出力電圧、出力電流は第４図（ｂ） 、 （Ｑ）に
示すようになる。
３２がオンとされると、フォトダイオード３４が発光さ
れる。このとき、交流電源４３の一方出力端側か正電位
となっていると、トランジスタ３８がオン状態となシ、
サイリスタ３５は導通されない。この状態より、交流電
源４３の一方出力端が零電位と々ると、トランジスタ３
８がオフ状態となり、サイリスタ３５が導通されるとと
もにトライアック４７が導通され、このトライアック４
７の出力電圧、出力電流は第４図（ｂ） 、 （Ｑ）に
示すようになる。
また、スイッチ３２が同図（ａ）に示す如くオフとされ
ると、交流電源４３が零電位となった状態でトランジス
タ３８がオンと彦ってサイリスタ３５が非導通状態とさ
れ、トライアック４７の出力電圧、出力電流が同図（ｂ
） ＃ （ｅ）に示す如く零電位とされる。
ると、交流電源４３が零電位となった状態でトランジス
タ３８がオンと彦ってサイリスタ３５が非導通状態とさ
れ、トライアック４７の出力電圧、出力電流が同図（ｂ
） ＃ （ｅ）に示す如く零電位とされる。
ところで、上記従来の回路において、スイッチ３２を第
４図（ｄ） Ｋ示す如く、短期間でオン。
４図（ｄ） Ｋ示す如く、短期間でオン。
オフした場合、同図（ａ） Ｋ示す如く交流電圧の片側
のみによって負荷４４ｔｌＣ電力供給がなされるという
不都合を有している。
のみによって負荷４４ｔｌＣ電力供給がなされるという
不都合を有している。
この発明は上記事情に基づいてなされたものであシ、そ
の目的とするところは、何なる場合においても、負荷に
対して交流の片側通電を回避することが可能な交流負荷
用零電圧半導体スイッチ回路を提供しようとするもので
ある。
の目的とするところは、何なる場合においても、負荷に
対して交流の片側通電を回避することが可能な交流負荷
用零電圧半導体スイッチ回路を提供しようとするもので
ある。
この発明は、光信号および交流電源の零電圧近傍におい
て導通される第１のサイリスタに対して、逆極性で第２
のサイリスタを並列接続し、この第２のサイリスタを交
流電源の一方の位相で充電されるコンデンサの放電電圧
によシ導通させることにより、スイッチのオン、オフ間
隔が短い場合においても交流電源の画伯相成分を負荷に
供給可能とするものである。・ 〔発明の実施例〕 以下、この発明の一実施例について図面を参照して説明
する。
て導通される第１のサイリスタに対して、逆極性で第２
のサイリスタを並列接続し、この第２のサイリスタを交
流電源の一方の位相で充電されるコンデンサの放電電圧
によシ導通させることにより、スイッチのオン、オフ間
隔が短い場合においても交流電源の画伯相成分を負荷に
供給可能とするものである。・ 〔発明の実施例〕 以下、この発明の一実施例について図面を参照して説明
する。
第１図において、直流電源１ノにはスイッチ１２、抵抗
１３．７オトカツノジＩ４を構成する発光ダイオード１
５が直列接続されており、前記フォトダイオード１５ｔ
ｌＣは第１のサイリスタとしての光トリがサイリスタ１
６がカップリングされている。このサイリスタ１６のア
ノードは抵抗１７．モータ等の負荷１８を介して交流電
源１９の一方出力端に接続され、カソードは交流電源１
９の他方出力ｉ４に、接続される。このサイリスタ１６
のゲートにはスイッチ手段２０を構成するトランジスタ
２ノのコレクタが接続され、このトランジスタ２ノのエ
ミッタはサイリスタ１６のカン−＋ｙに接続されている
。・このトランジスタ２ノのベースはサイリスタ１６の
アノードとカソード間に順次直列接続された抵抗２２．
ダイオード′２３．抵抗２４のうち、ダイオード２３と
抵抗２４の接続点に接続６一 されている。また、前記交流電源１９の他端部には第２
のサイリスタ２５のアノードが接続され、このサイリス
タ２５のカソードは前記サイリスタ１６のアノードと抵
抗Ｊ７の接続点に接続されるとともに、コンデンサ２６
の負極に接続される。このコンデンサ２６の正極は牛波
整流手段としてのダイオード２７のカソードに接続され
、このダイオード２７のアノードは前記抵抗１７と負荷
１８の接続点に接続される。
１３．７オトカツノジＩ４を構成する発光ダイオード１
５が直列接続されており、前記フォトダイオード１５ｔ
ｌＣは第１のサイリスタとしての光トリがサイリスタ１
６がカップリングされている。このサイリスタ１６のア
ノードは抵抗１７．モータ等の負荷１８を介して交流電
源１９の一方出力端に接続され、カソードは交流電源１
９の他方出力ｉ４に、接続される。このサイリスタ１６
のゲートにはスイッチ手段２０を構成するトランジスタ
２ノのコレクタが接続され、このトランジスタ２ノのエ
ミッタはサイリスタ１６のカン−＋ｙに接続されている
。・このトランジスタ２ノのベースはサイリスタ１６の
アノードとカソード間に順次直列接続された抵抗２２．
ダイオード′２３．抵抗２４のうち、ダイオード２３と
抵抗２４の接続点に接続６一 されている。また、前記交流電源１９の他端部には第２
のサイリスタ２５のアノードが接続され、このサイリス
タ２５のカソードは前記サイリスタ１６のアノードと抵
抗Ｊ７の接続点に接続されるとともに、コンデンサ２６
の負極に接続される。このコンデンサ２６の正極は牛波
整流手段としてのダイオード２７のカソードに接続され
、このダイオード２７のアノードは前記抵抗１７と負荷
１８の接続点に接続される。
上記構成において、第２図を用いて動作を説明する。先
ず、スイッチ１２を第２図（ｂ）に（１）で示す如く、
交流電源１９の正電位位相時（同図（ａ） Ｋ示す）に
オン、オフする場合について説明する。
ず、スイッチ１２を第２図（ｂ）に（１）で示す如く、
交流電源１９の正電位位相時（同図（ａ） Ｋ示す）に
オン、オフする場合について説明する。
この場合、スイッチ１２がオンとされた状態では、抵抗
２２．２４の分圧電圧によってトランゾスタ２１がオン
となっているため、サイリスタノロは導通されない、交
流電源１９の出力電圧がほぼ零電位となると、トランジ
スタ２ノがオフ状態となシ、サイリスタ１６が導通され
、負荷１８に第２図（ｃ）に示す如く負荷電流が供給さ
れる。これとともに、抵抗１７０両端電圧がダイオード
２７の順方向電圧を越えると、ダイオード２７が導通さ
れ、コンデンサ２６に電荷が充電される。このときサイ
リスタ２５のアノードとカソード間は逆バイアスとされ
ているため、非導通状態となっている。
２２．２４の分圧電圧によってトランゾスタ２１がオン
となっているため、サイリスタノロは導通されない、交
流電源１９の出力電圧がほぼ零電位となると、トランジ
スタ２ノがオフ状態となシ、サイリスタ１６が導通され
、負荷１８に第２図（ｃ）に示す如く負荷電流が供給さ
れる。これとともに、抵抗１７０両端電圧がダイオード
２７の順方向電圧を越えると、ダイオード２７が導通さ
れ、コンデンサ２６に電荷が充電される。このときサイ
リスタ２５のアノードとカソード間は逆バイアスとされ
ているため、非導通状態となっている。
一方、交流電源１９の出力位相が反転し、−力出力端が
負電位位相となると、サイリスタ１６は非導通となる。
負電位位相となると、サイリスタ１６は非導通となる。
また、サイリスタ２５は順方向にバイアスされるととも
に、コンデンサ２６に充電された電荷が放電されゲート
電流が供給されるため導通され、負荷１８に負荷電流が
流れる。したがって、交流電源１９の正電位位相におい
てスイッチ１２がオフとされた場合においても、コンデ
ンサ２６の充［電荷によって負電位位相時にサイリスタ
２５が導通されるため、第２図（ｃ）に示す如く、正負
両電位位相の負荷電流を供給することができる。
に、コンデンサ２６に充電された電荷が放電されゲート
電流が供給されるため導通され、負荷１８に負荷電流が
流れる。したがって、交流電源１９の正電位位相におい
てスイッチ１２がオフとされた場合においても、コンデ
ンサ２６の充［電荷によって負電位位相時にサイリスタ
２５が導通されるため、第２図（ｃ）に示す如く、正負
両電位位相の負荷電流を供給することができる。
一方、第２図（ｂ）に（２Ｊで示す如く、交流電源１９
の負電位位相のときにスイッチ１２をオンとし、１サイ
クル後の負電位位相においてオフする場合について説明
する。
の負電位位相のときにスイッチ１２をオンとし、１サイ
クル後の負電位位相においてオフする場合について説明
する。
スイッチ１２がオンとされた時点において、交流電源１
９の一方出力端は負電位となっているため、サイリスタ
２５は順方向にバイアスされている。しかし、サイリス
タ２５のゲート。
９の一方出力端は負電位となっているため、サイリスタ
２５は順方向にバイアスされている。しかし、サイリス
タ２５のゲート。
カソード間は短絡状態にあるため、サイリスタ２５は非
導通状態のまま保持される。また、サイリスタ１６は逆
バイアス状態であるため、これも非導通状態に保持され
負荷電流は流れない。
導通状態のまま保持される。また、サイリスタ１６は逆
バイアス状態であるため、これも非導通状態に保持され
負荷電流は流れない。
そして、１／４サイクル後交流電源１９の一方出力端が
正電位となると、前述した動作によシサイリスタ１６が
導通されて、第２図（ｃ）に示す如く正の半サイクル分
負荷電流が供給され、交流電源１９の一方出力端が負電
位位相時にスイッチ１２がオフとされると、前述した動
作によシサイリスタ２５が導通され、第２図（、）に示
す如く、負の半サイクル分負荷電流が供給される。
正電位となると、前述した動作によシサイリスタ１６が
導通されて、第２図（ｃ）に示す如く正の半サイクル分
負荷電流が供給され、交流電源１９の一方出力端が負電
位位相時にスイッチ１２がオフとされると、前述した動
作によシサイリスタ２５が導通され、第２図（、）に示
す如く、負の半サイクル分負荷電流が供給される。
上記実施例によれば、光信号および交流電源の零電圧近
傍において導通される第１のサイリスタ１６に対して、
逆極性で第２のサイリスタ２５を並列接続し、この第２
のサイリスタ２５を交流電源の正電位位相で充電される
コンデンサ２６の放電電圧によりさせている。したがっ
て、スイッチ１２のオン、オフ間隔が短い場合において
も負荷１８に対して交流電源１９の正電位位相で通電を
開始し、負電位位相で通電を停止することができるため
、良好な負荷制御を行うことが可能である。
傍において導通される第１のサイリスタ１６に対して、
逆極性で第２のサイリスタ２５を並列接続し、この第２
のサイリスタ２５を交流電源の正電位位相で充電される
コンデンサ２６の放電電圧によりさせている。したがっ
て、スイッチ１２のオン、オフ間隔が短い場合において
も負荷１８に対して交流電源１９の正電位位相で通電を
開始し、負電位位相で通電を停止することができるため
、良好な負荷制御を行うことが可能である。
尚、この発明は上記実施例に限定されるものではな〈発
明の要旨°を変えない範囲で種々変形実施可能なことは
勿論である。
明の要旨°を変えない範囲で種々変形実施可能なことは
勿論である。
以上、詳述したようにこの発明によれば、何なる場合に
幹いても、負荷に対して交流の片側通電を回避すること
が可能な交流負荷用零電圧半導体スイッチ回路を提供で
きる。
幹いても、負荷に対して交流の片側通電を回避すること
が可能な交流負荷用零電圧半導体スイッチ回路を提供で
きる。
第１図はこの発８Ａに係わる交流負荷用零電圧＝１０−
半導体スイッチ回路の一実施例を示す回路構成図、第２
図は第１図の動作を説明するために示す波形図、第３図
は従来の交流負荷用零電圧半導体スイッチ回路を示す回
路構成図、第４図は第３図の動作を説明するために示す
図である。 １ノ・・・直流電源、１２・・・スイッチ、１５・・・
発光ダイオード、１６・・・第１のサイリスタ、１８・
・・負荷、１９・・・交流電源、２０・・・スイッチ手
段、２ノ・・・トランジスタ、２５・・・第２のサイリ
スタ、２６・・・コンデンサ、２７・・・ダイオード。 出願人代理人 弁理士 鈴 江 武 彦１ｌ− １） 、ＯＵ
図は第１図の動作を説明するために示す波形図、第３図
は従来の交流負荷用零電圧半導体スイッチ回路を示す回
路構成図、第４図は第３図の動作を説明するために示す
図である。 １ノ・・・直流電源、１２・・・スイッチ、１５・・・
発光ダイオード、１６・・・第１のサイリスタ、１８・
・・負荷、１９・・・交流電源、２０・・・スイッチ手
段、２ノ・・・トランジスタ、２５・・・第２のサイリ
スタ、２６・・・コンデンサ、２７・・・ダイオード。 出願人代理人 弁理士 鈴 江 武 彦１ｌ− １） 、ＯＵ
Claims (3)
- （１）入力信号の印加により発光する発光素子と、この
発光素子に光結合された第１のサイリスタと、交流電源
の一方の位相の零電位近傍において前記第１のサイリス
タを導通させ、このサイリスタを介して負荷電流を供給
制御するスイッチ手段と、前記第１のサイリスタに対し
て逆極性に並列接続された第２のサイリスタと、前記交
流電源の一方の位相において電荷を蓄積し、この蓄積さ
れた電荷により前記第２のサイリスタを前記入力信号と
無関係に交流電源の他方の位相において強制的に導通さ
せ、このサイリスタを介して負荷電流を供給制御する充
電手段とを具備したことを特徴とする交流負荷用零電圧
半導体スイッチ回路。 - （２）前記スイッチ手段はコレクタ、エミッタがそれぞ
れ第１のサイリスタのゲート、カソードに接続され、ベ
ースが分圧抵抗を介して交流電源に接続されたトランジ
スタによって構成したことを特徴とする特許請求の範囲
第１項記載の交流負荷用零電圧半導体スイッチ回路。 - （３）前記充電手段は一端がダイオードを介して交流電
源に接続されるとともに第２のサイリスタのゲートに接
続され、他端が第２のサイリスタのカソードに接続され
たコンデンサからなることを特徴とする特許請求の範囲
第１項記載の交流負荷用零電圧半導体スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14838284A JPS6128217A (ja) | 1984-07-17 | 1984-07-17 | 交流負荷用零電圧半導体スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14838284A JPS6128217A (ja) | 1984-07-17 | 1984-07-17 | 交流負荷用零電圧半導体スイツチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6128217A true JPS6128217A (ja) | 1986-02-07 |
Family
ID=15451511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14838284A Pending JPS6128217A (ja) | 1984-07-17 | 1984-07-17 | 交流負荷用零電圧半導体スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6128217A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03129920A (ja) * | 1989-10-14 | 1991-06-03 | Fuji Electric Co Ltd | 光駆動半導体装置 |
| JPH03206710A (ja) * | 1990-01-08 | 1991-09-10 | Fuji Electric Co Ltd | 光駆動半導体装置 |
| US7219700B2 (en) | 2003-05-30 | 2007-05-22 | Kokusan Rasenkan Co., Ltd. | Flexible pipe and method for producing the same |
-
1984
- 1984-07-17 JP JP14838284A patent/JPS6128217A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03129920A (ja) * | 1989-10-14 | 1991-06-03 | Fuji Electric Co Ltd | 光駆動半導体装置 |
| JPH03206710A (ja) * | 1990-01-08 | 1991-09-10 | Fuji Electric Co Ltd | 光駆動半導体装置 |
| US7219700B2 (en) | 2003-05-30 | 2007-05-22 | Kokusan Rasenkan Co., Ltd. | Flexible pipe and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6128217A (ja) | 交流負荷用零電圧半導体スイツチ回路 | |
| US3975672A (en) | Power supply with means to reduce on and off switching times of series regulated device | |
| JPS63276319A (ja) | 半導体スイツチング素子の駆動回路 | |
| GB2031669A (en) | Circuits for brushless dc motors | |
| JP2889316B2 (ja) | 電源装置 | |
| KR830003965A (ko) | 제어 재생식 직류전원 | |
| JPH043553Y2 (ja) | ||
| JPH0728739Y2 (ja) | 駆動回路 | |
| JP2533115Y2 (ja) | 電源装置 | |
| JPS5922793Y2 (ja) | 交流電源装置 | |
| JPH0834675B2 (ja) | 充電装置 | |
| JPH0353596Y2 (ja) | ||
| JPS6022573B2 (ja) | 突入電流制限回路 | |
| JPH062471Y2 (ja) | 電源回路 | |
| JP2500466B2 (ja) | スイッチング電源回路 | |
| SU1365300A1 (ru) | Преобразователь переменного напр жени в посто нное | |
| JPS6015400Y2 (ja) | 突入電流制限回路を有する電気回路装置 | |
| JPH0250715B2 (ja) | ||
| JPS584347Y2 (ja) | トランスレス機器の出力回路 | |
| SU1424105A1 (ru) | Преобразователь посто нного напр жени | |
| JPS6145753Y2 (ja) | ||
| JPS6017958Y2 (ja) | ２線式無接点スイツチ | |
| JP3557139B2 (ja) | 電源装置 | |
| JPH0258868B2 (ja) | ||
| JPS584277Y2 (ja) | ソリツドステ−トリレ− |