JPS5843760B2 - 音響を作り出す方法 - Google Patents

Description

【発明の詳細な説明】 本発明は、楽器に係り、特に音響を作り出すためのデジ
タル制御される方法に係る。

音響を作るデジタル制御される方法は、電気アナログ信
号に変換される一連のコード化されたデジタル数を作る
ことによって操作される。

一般のスピーカを通して音響を発するために上記アナロ
グ信号は増巾される。

デジタル制御を用いた楽器は、キーボード又は他の入力
装置と該キーボードに応答するデジタル電子回路とでも
って構成される。

これらの電子回路は、キーボードによって開始された信
号をデジタル的に処理し、それによってスピーカの音響
を形成する発振をデジタル的に制御する。

これらのデジタル制御される発振は電子発振器によって
発生されるアナログ制御された発振と区別され、そして
一般のオーケストラ楽器により発せられた機械的に生じ
た発振と区別される。

電子発生源のものであろうと機械的な発生源のものであ
ろうとあらゆる音響は、フーリエスペクトルによって表
わすことができる。

フーリエスペクトルは正弦波として表わされた成分周波
数に関して音響を表わす。

従って、音響全体は成分周波数の和、即ち正弦波の和で
ある。

フーリエ分析の下では音が倍音又は非倍音として分類さ
れる。

倍音は周期的であり、基本周波数の整数倍の周波数を持
った正弦波の和で表わすことができる。

基本周波数は音のピッチである。オーケストうの倍音楽
器には、弦楽器、吹奏楽器（ｂｒａｓｓ ）、木管楽器
、ピアノ及びその他事数が含まれる。

非倍音は周期的ではないが、正弦波の和によってしばし
ば表わすことができる。

然し乍ら、非倍音から成る周波数は通常は簡単な関係を
有するものでは紅い。

非倍音楽器は、それらに関連したピッチを通常有してい
ない。

非倍音のオーケストラ楽器には大太鼓（ｂａｓｅ ｄｒ
ｕｍ）や小太鼓（５ｎａｒｅ ｄｒｕｍ ）やシンバル
やその他のものの様な打楽器が含まれる。

電子的に制御される楽器は、音響を作り出すベースとし
て選択されたフーリエスペクトルを形成することに基い
ている。

１つの既知の型式のデジタル式楽器は倍音を加算して音
楽を作る方法を用いている。

この倍音を加算する方法に於いては、振巾が大きさ定め
された色々な周波数の正弦波を多数加える事によって音
が作り出される。

然し乍ら、この倍音を加える方法は、各サンプルを形成
するのに複雑な加算プロセスを必要とする。

この加算プロセスは高価で且つ融通性のないデジタル回
路を必要とする。

従って、倍音を加える方法を実施するのに必要なデジタ
ルの設計は遺憾な点が多い。

別の型式の楽器は、フィルタを行なって音楽を作り出す
方法を用いている。

このフィルタ方法に於いては、方形波又は鋸歯パルス列
の様な複雑な電気波形が、所望の周波数成分を選択する
ために１つ或いはそれ以上のフィルタによってフィルタ
される。

その後、このフィルタされた周波数成分はスピーカを駆
動する電気信号を形成する様に合成される。

このフィルタ方法は一般に人間の発音を合成するのに用
いられそしてアナログ電子発声器にしばしば用いられて
いる。

このフィルタ方法は比較的高価であり且つ融通性がない
。

というのは、各サンプルがその手前のサンプルと無関係
に作ることができず、従って前のサンプルの値をストア
しなげればならないからである。

又、このフィルタ方法は非常の多数の乗算段階を必要と
し、これは経済的に実施できない。

倍音の加算方法及びフィルタ方法は両方共、正弦波のリ
ニアな合成に基くものであり、従って、リニアな方法で
ある事を特徴とする。

このリニアな特性は、入力関数（倍音の加算方法に対し
ては正弦波又はフィルタ方法に対してはパルス列）の振
巾を係数２で乗算する事が同じ音質と係数２で乗算され
た振巾とを持った出力波形を生じさせるという事によっ
て明らかである。

Ｃｈｏｗｎｉｎｇ氏の米国特許出願第５７３９３３号に
は音響の発生を電子的に制御する非リニアな方法が開示
されている。

この非リニアな方法はばく大な数の正弦波の和を表わす
のに閉じた式（周波数変調に基いた）を用いている。

この非リニアな周波数変調方法は搬送波周波数と、変調
周波数の整数倍の周波数との和の周波数を持った多数の
正弦波を生じる。

然し乍ら、変調周波数の倍数の振巾はベッセル（Ｂｅ５
ｓｅｌ）関数の和である様に制約される。

Ｃｈｏｗｎｉｎｇ氏のこの非ＩＪニアな周波数変調方法
は、リニアな倍音加算方法及びフィルタ方法に勝る相当
の改善ではあるが、音響発生の改善された方法がなお必
要とされる。

例えば、周波数成分の振巾をベッセル関数に制約すると
いう必要性を排除することが所望される。

更に、限定されたスペクトルを用いる事、即ち限定され
た数の正弦波の相から成るスペクトルを用いる事が時々
望まれる。

上記した背景によれば、本発明の目的は、スペクトルが
限定され且つ周波数成分の振巾が不所望な制約を持たな
い様な改善されたデジタル式の非リニアなスペクトル発
生方法を用いた改良された音響を作る方法を提供する事
である。

本発明によれば、複数個の周波数成分から成る音響を合
成する方法において、周期関数でなる第１関数に対応し
た第１信号を発生し、Ｚに周期関数を含み、１／Ｚで表
わされる第２関数に対応した第２信号を発生し、時間変
化するスペクトルインデツクス■を表わす第３信号を発
生し、上記第１、第２および第３信号を演算して上記第
１関数を上記第２関数に従って非リニアに変換した関数
を表わし且つ上記スペクトルインデックス■により制御
された周波数スペクトルを持つ第４信号を形成し、上記
第４信号にもとづき音響を作り出すことを特徴とする音
響を作り出す方法が提供される。

また、本発明によれば、複数個の周波数成分から成る音
響を合成する方法において、周期関数でなる第１関数に
対応した第１信号を発生し、指数項に周期関数を含む指
数関数でなる第２関数に対応した第２信号を発生し、時
間変化するスペクトルインデックス■を表わす第３信号
を発生し、上記第１、第２および第３信号を演算して上
記第１関数を上記第２関数に従って非リニアに変換した
関数を表わし且つ上記スペクトルインデックス■により
制御された周波数スペクトルを持つ第４信号を形成し、
上記第４信号にもとづき音響を作り出すことを特徴とす
る音響を作り出す方法が提供される。

この非リニアな方法は各サンプルを他のサンプルの値と
は無関係に計算できる様にし、上記オーディオ出力のス
ペクトルを限定できる様にし、且つこのスペクトルを形
成している正弦波の振ｒｊＪを不所望な振巾の制約から
免れることができる様にする。

本発明の１つの好ましい実施例による楽器は、時間の第
１関数をストアするための第１関数メモリと、１つ或い
はそれ以−Ｌの第２時間関数をストアするための１つ或
いはそれ以上の第２関数メモリとを備えている。

これらの第１及び第２関数メモリに加えて、本楽器は、
振巾制御ユニットと、スペクトル制御ユニットと、初期
データメモリと、スクラッチパッドメモリと、乗算器と
、加算器と、制御ユニットとを備えている。

初期データメモリは、シーケンス番ＭＳ）ト、中心周波
数（Ｆｃ）と、変更周波数（Ｆｍ）と、側波※※帯が使
用される場合には側波帯の数Ｎとを定めるパラメータを
ストアする。

制御ユニットは、プログラムステップによって一般的に
定められた制御シーケンスを実行する様に働く。

制御ユニットは、第２関数によって第１関数のスデップ
状の非リニアな変換をなすために種々のユニットをアク
セスせしめる。

各変換ステップは、デジタル−アナログコンバータに成
る数を与える。

このコンバータは、オーディオ出力を駆動するアナログ
信号を生じさせるために一定の割合でサンプルされる。

それにより生じる音響は一般のオーケストラ音響並びに
他の多数の音響を正確に表わす周波数スペクトルを有し
ている。

上記した概要により、本発明は第１の関数を第２の別の
関数によって非リニアに変換する改良された楽器及び音
響形成方法を提供するという目的を達成する。

本発明の前記目的及びその他の目的、特徴並びに効果は
、添付図面に示された本発明の好ましい実施例の以下の
特定の説明より明らかとなろう。

操作の理論的な基礎 第１図に於いてはキーボード３がピアノ又はオルガンの
キーボードに類似している。

キーボードの演奏者は所望の音質を指定する゛楽器゛′
を選択しそしてピアノやオルガンと同様にキーを演奏す
る。

キーボードの成るキーが押された時は、選択された音質
の音響をオーディオ出力装置１５がら生じさせることが
その目的である。

キーボード３とオーディオ出力装置１５との間の電気回
路は所望の音響の発生を応答的に制御する一連のデジタ
ル数を発生する様に働く。

第１図の電子回路が所望の一連のデジタル数を発生する
方法はフーリエスペクトルの正弦波成分を制御すること
に基づいている。

正弦波成分が選択されるやり方は次の式によって部分的
に定められる。

上記方程式の各々は、楽器に適正に用いられた場合に所
望のフーリエスペクトルを持った音響を発生する正弦波
項の加算を含んでいる。

上記方程式に於いてはイコール符号の左側の各式が正弦
波項の無限の和又は有限の和を含んでいる。

イコール符号の右側の各式は成る関数が別の関数によっ
て非リニアに変換される様な比較的小さな一定数の項を
持った閉じた式を含んでいる。

デジタル楽器を形成する様に右側の式を用いるためには
量β及びθが、デジタル回路に関して意味を持った量と
取り替えられる。

量θは、量２π（Ｆｃ）ｎＴ と取り替えられ、量βは
、量２π（Ｆｍ）ｎＴ と取り替えられ、そして量Ｉ
Ｉａは、量０■１；と取り替えられる。

量（Ｆｃ ）は作られるべき音響の中心周波数である。

量（Ｆｍ）は作られるべき音響の変更周波数である。

量“ｎ“′は作られたサンプルの数に関して測定され得
ろ時間を表わしている。

量ＩＩ ＴＩ＋は次々のサンプル間の時間として測定さ
れたサンプリングインターバルを表わしている。

量ＩＩ Ｉ Ｉ＋はスペクトルインデックスであり、こ
れはサンプル時間ＩＩ ｎ＋１の関数として変わる数で
ある。

上記方程式の各々は振巾インデックス゛Ａ“によって更
に乗算することができ、この振巾インデックスもサンプ
ル時間゛°ｎ゛の関数として変化する数である。

上記方程式に上＊＊記した様に代入を行ない且つ乗算を
行なう事により、出来た方程式の各々は出力波形“Ｘｌ
が時間゛Ｉ＋の関数として変化する様に時間“ｎ°゛の
点に於いて出力波形“Ｘ”を定める。

例えば、上記方程式け）から算出された゛′Ｘパに対す
る式は次の通りである。

但し、 Ｘ（ｎ） ＝ Ｘ一時間ＩＩ ｎ＋１に於ける波形、Ａ
（ｎ）＝Ａ一時間ＩＩ ｎ＋１に於ける振巾インデック
スＩ（ｎ）＝Ｉ一時間゛ｎ“に於けるスペクトルインデ
ックス、 Ｆｃ−中心周波数、 Ｆｍ−変更周波数、 ｎ一時間、 Ｔ−サンプル周期、である。

方程式（９）に於いて、数Ｆｃ、Ｆｍ並びに２つの時間
変化関数Ａ及び■を選択すると波形Ｘが完全に決定され
る。

これらの選択が音響のスペクトルをいかにして定めるか
を理解するため吹奏楽器状の音の例を以下に説明する。

吹奏楽器の音は完全に倍音であることが良く知られてい
る。

吹奏楽器の音はほとんど純粋な正弦波として始まりそし
て開始（発音）時間と指称された初めての２０乃至４０
６１．１秒に亘って変化し、高い倍音は振巾零から定状
態の値に達するまで円滑に増大する。

定状態が終った後は、開始（発音）部の本質的に反対な
ものとして減衰部が生じる。

吹奏楽器の音のこれら良く知られた特性から、指示され
た吹奏楽器音の周波数スペクトルを得る（９）式の関数
を選択することが望ましい。

吹奏楽器状の音を作るためには、方程式（８）及び（９
）に於いてＦｃをＦｍに等しくして一連の倍音を作り出
す様にしなげればならない。

又、方程式（８）及び（９）に於いては■が１より小さ
な成る値に強制される。

■が零に等しい時間は（８）式が基本周波数Ｆｃに於い
て純粋な正弦波を定めるという事が調査により明らかで
ある。

というのは、この方程式はＫが零に等しい時にのみ非零
の値を有するからである。

従って、吹奏楽器状の音に対する周波数スペクトルを確
立するためには（８）式、又は（９）式の■の初期値が
零にセットされる。

更に吹奏楽器状の音を確立するためには■の値が時間Ｉ
Ｉ ｎ＋１の関数として変化する。

変化する■のスペクトル作用は（８）式を調べる事によ
り理解できる。

■が零より大きい成る数である場合には、零から無限大
までの（Ｋの範囲）Ｆｃの全ての倍音が存在する。

（８）式に於いてに＝Ｏから生じる基本正弦波は常に存
在する。

更に、■が零に等しくない場合は、より高い倍音（Ｋは
１乃至無限大に等しい）の各々が存在する。

■が１より小さいならばＫが増加する時に数値１ｋが減
少するので倍音が高い程その振巾は減少する。

■の値が零から１に向って増加する時は、倍音の振巾■
ｋが基本周波数Ｆｃの振巾に接近する。

従って（８）式に於いて■の値が時間の関数として増加
する事は基本周波数の振巾に対してより高い倍音の振巾
を対応的に増加せしめる。

この性質は（８）式から明らかであるが、等価な式であ
る（９）式についても云えることである。

上記説明より、■の値の選択が波形Ｘのスペクトルを形
成する周波数成分の相対的な振巾を制御する様に働く事
が明らかである。

この理由で量■がスペクトルインデックスと指称される
。

吹奏楽器状の音を作るためには、このスペクトルインデ
ックス■が零の値で始まりそして定状態の値へと連続的
に増大する。

定状態の値の後にこのスペクトルインデックス■はこの
定状態の値から零の値へと減少する。

スペクトルインデックスの初期的な増加は音響の開始（
発音）部と称しそしてスペク）・ルインデックスの減少
は音の減衰部と称する。

第１２図を参照すれば、時間（ｎ）の関数として変化す
るスペクＩ・ルインデックス■が吹奏楽器状の音に対し
て示されている。

その開始部は時間ｎ。から時間ｎｌまでリニアな傾斜で
ある。

時間ｎ１に於いてはスペクトルインデックスがその定状
態振巾０．８２に達しそして時間ｎ２まで定状態レベル
のままである。

減衰部はスペクトルインデックスが定状態の値から零ま
でリニアに変化するときに時間ｎ２と時間ｎ３との間で
生じる。

スペクトルインデックス■が第２図に示された様に変化
するのと同時に第８図の振ｒｌ］インデックスＡも時間
（ｎ）の関数として変化する。

第１３図には振巾インデックスＡが時間（ｎ）の関数と
して示されている。

ｎＯ乃至ｎｌの開始部分中は振巾インデックスＡが零か
ら１までリニアに増加する。

ｎｌとｎ２との間の定状態部分中は振巾インデックスが
１のままである。

最後に減衰中は振巾インデックスが１から零へとリニア
に減少する。

（８）式゛により定められた波形Ｘに対する振巾インデ
ックスＡの作用について考慮する。

時間ｎｏに於いては、波形Ｘにより定められた音響の振
巾が零である。

時間が経過するにつれて振巾はこれが時間ｎｌに於いて
その最大レベルに達するまでリニアに増加する。

音響の振巾は定状態部分中は時間ｎ２まで一定のままで
ありそして時間ｎ３に零に達すまでリニアに減少する。

第１４図には、第１２図のスペクトルインデックス■と
第１３図の振［１ＪインデツクスＡとの合成された作用
が、（８）式又は（９）式の波形Ｘの初めの８つの倍音
に対して示されている。

第１４図は簡単化の目的で各倍音を（Ｋは（８）式に於
て零乃至７に等しい）別々の平行な時間軸に分離してい
る。

時間ｎｏに於いては、周波数Ｆｃを持った基本正弦波（
及び全ての倍音）が零のＸ軸振中を有している。

というのは、第１３図の振巾インデックスＡの値が零だ
からである。

時間ｎたｎｏからｎｌまで増加するにつれてＦｃ成分の
振巾が、その最大値まで急速に増加する。

次第に高くなる倍音（Ｋが１乃至７に等しい）の各々の
増加速度は徐々に遅くなるが、各倍音２Ｆｃ乃至８Ｆｃ
は時間ｎ１に於いてそれ自身のピーク振巾に達する。

次第に高くなる倍音の各々は次第に低くなるピーク振巾
を時間ｎ１に有している。

第１４図には８つの倍音のみが示されているが、倍音の
実際の数は無限にあるという事が（８）式より明らかで
ある。

（８）式は吹奏楽器状の音を作るための基礎として用い
られているが、制御パラメータに別の値を選ぶ事によっ
て他の音を発生できる。

ＦｍをＦｃの２倍に等しくセットする事により、（８）
式に於いて奇数倍音のみが作られる。

かかる関係はクラリネット状の音を作り出すのに有用で
ある。

ＦｃがＦｍの５倍に等しくセットされた場合には、スペ
クｌ゛ルが第５倍音に於いて最大値を生じ、そして・く
スーン状の音を作り出すのに有用である。

Ｆｃ及びＦｍが無理数によって関係付けられた場合には
、（８）式が完全に非倍音であるスペクトルを生じ、こ
れは太鼓状の音を作り出すのに有用である。

（８）式及び（９）式は（１）式より算出されたが、他
の式（２）乃辛（７）の各々も音響スペクＩ・ルの形成
に用いるのに同様に適している。

（１）式及び（９）式によって設計されたデジタル楽器
は第１関数を第２関数によって非リニアに変換する。

第１関数は（１）式及び（９）式の分子に現われた型式
のサイン関数であり、そして第２関数は１／Ｚの形式で
あり、ここでＺは（１）式又は（９）式の分母に等しい
。

ディジタル回路は第１関数の値をストアするための第１
メモリ（例えばリード・オンリ・メモリ）と、１／Ｚ変
換関数の値をストアするための第２メモリ（例えばリー
ド・オンリ・メモリ）とを備えている。

従って（１）式による楽器の実施は少くとも第１及び第
２関数メモリを必要とする。

同様に、上第２）式は４つの関数メモリを用いて実施さ
れる。

（２）式は（１）式で用いられたのと同じ型式の関数メ
モリを使用し、そして更に対数関数メモリとｅの累乗の
関数メモリとを使用し、これらの追加メモリは■を代入
した後にＩＮとなる係数ａＮを求めるために用いられる
。

（３）式は（２）式と同じ型式の関数メモリを使用する
。

（４）式は（１）式と同じ型式の関数メモリを使用する
。

（５）式は（１）式の分子に用いられたものと同様のサ
イン関数メモリを使用しそしてｅの累乗である値に対し
て第２関数メモリを使用する。

（６）式及び（７）式は（５）式と同じ関数メモリを使
用する。

（７ｂ）式は多項式変換の例であり、これはこの特定例
に於いては良く知られた第５番目のＣｈｅｂｙｃｈｅｖ
多項式Ｃ５（ａｓｉｎ）である。

この（７ｂ）式はメモリ■型式のサイン表及び多項式の
表を使用する。

特定楽器の模擬 色々な楽器の例として、制御パラメータＦｃ、Ｆｍ、Ｎ
、Ａ及び■の特定の値が、オーケストラの主な音色群を
表わす６つの異なった音に対して与えられる。

もちろん、これら技術によって作ることのできる他の音
は多数あるが、これら６つが音質の代表的なサンプルと
して与えられる。

この６つの音は３つの倍音と３つの非倍音とを含んでい
る。

６つの音は吹奏楽器（ｂｒａｓｓ ）状の音と、クラリ
ネット状の音と、ダブルリード（２枚舌楽器）状の音と
、太鼓状の音と、鐘状の音と、ウッドブロック状の音と
である。

もちろん、これらの音を一緒に加える事によってエンド
レスの合成をなすことができる。

例えば、急激に開始して直ちに減衰する非倍音は通常倍
音であるかもしれないものに“粗野な°°乃至“′ざら
ついた“音響の開始を生じさせる様に倍音で合成するこ
とができる。

音を定めるためには順序付げされた対の表示法が用いら
れる。

全ての関数は区分的にリニア状であり、従って切断点の
みを表示する必要がある。

例えば、第１２図に示されたスペクトルインデックス関
数に対しては、表示法は次の通りである。

（０，０）（３０，０，８２）（２５０，０，８２）（
３００、Ｏ） この表示法は３つの線セグメントを定めた４つの切断点
を指示する一連の４つの順序付けられた対として続み取
られる。

各切断点はかっこをもって表わされ、各対の初めの数は
その切断点の時間（ミリ秒）でありそして各対の第２の
数はその点に於いて得られた振中値である。

切断点は直線（リニア関数）によって結ばれる。

第１２図を参照すれば、第１の切断点（０、Ｏ）は時間
０及び振巾０に於いて生じ、そして点ｎＯである。

第２の切断点（３０，０，８２）は３０ミリ秒に於いて
生じ、■の振巾０．８２を有し、そして点ｎ１である。

同様に、点ｎ２は２５０ミリ秒に於いて生じそして点ｎ
３は３００ミリ秒に於いて生じる。

これらの区分的なリニア関数は適当ではあるが、より複
雑な関数を用いてもよい。

例えば、正弦波成分を振巾関数Ａに加えることによって
信号にトレモロを与えることができる。

上記順序付げされた対の表示法を用いると、上記６つの
音は次の様に定められる。

吹奏楽器状の音 ■−（０，０） （３０，％０．８２）（２５０，０，
８２）（３００，０） Ａ−（０，０）（３０，１，０）（２５０，１，０）（
３００，０） Ｆｃ＝Ｆｍ Ｎ＝８ これらの吹奏楽器状の音のパラメータは、Ｎの値が有限
の場合の（２）式及び（３）式のみに適用されそしてイ
ンデックス関数Ｉの値が（５）式、（６）式及び（７）
式に対しては（０，８２ではなくて）最大値６に達する
様に大きさ定めされねばならないという点を除けば（１
）式乃至（７）式の全部に有用である。

これらの相違が守られた場合には、全ての式が多少類似
した音響を生じ、これらは全て明確に吹奏楽器状である
。

この音は実際には非常に短かく、０．３秒の巾しかない
。

各関数の内側の２つの切断点間の定状態時間を延ばすだ
けでいかなる長さの音を作ることもできる。

クラリネット状の音 Ｉ＝（０，０）（２０，０，８２）（２５０，０，８６
）（３００，０） Ａ−（０，０）（２０，１，０）（２５０，１，０）（
３００、Ｏ） Ｆｍ ＝ ２ Ｆｃ Ｎ＝８ （５）式、（６）式及び（７）式に対しては■の値を（
０，８６）ではなくて）最大値８に達する様に大きさ定
めしなければならない。

ダブルリード楽器状の音 ■−（０，０）（２０，０，７５）（２５０，０，７５
）（３００，０） Ａ−（０１０）（２０，１，０）（２５０，１，０）（
３００，０） Ｆｃ＝ ５Ｆｍ （より高い音符に対してはＦｃ＝４Ｆ
ｍ又は３Ｆｍ） Ｎ＝８ このダブルリード状の音は２つの側部をもったスペクト
ルを必要とするので（１）式及び（２）式には適用でき
ない。

ダブルリードの最も優性なキューは時間の成る点で鋭い
最大値を持ちそしてその最大値の後に振巾が下降してい
く倍音を持ったスペクトルである。

この最大値のタイミングはＦｃがＦｍに等しくセットさ
れるところのＦｍの倍数によって決定される。

より低いレンジ（バスーン状の音）に対しては係数５が
適当である。

より高いレンジ（オーボエ状の音）に対しては係数３で
充分である。

（５）式、（６）式及び（７）式に対しては■の値を（
０，７５ではなしに）最大値５に達する様に大きさ定め
しなげればならない。

鐘状の音 Ｉ−（０，９５，０）（５００，０，５０） （１５０
０゜０．２５）（３０００，０） Ａ−（１，０，０）（５００，０，５０）（１５００，
０，２５）（３０００，、Ｏ） Ｆｍ＝１．４１４２１３５６Ｆｃ Ｎ＝９ 鐘状の音は２つの側部をもったスペクトルを必要とする
ので（１）式及び（２）式には適用できない。

（５）式、（６）式及び（７）式に対してはＩの値を（
０，９５ではなしに）最大値１６に達する様に大きさ定
めしなげればならない。

この音はこの場合２０平方根である無理数によってＦｃ
とＦｍとが関係付けされているので非倍音であるが、他
の多数の無理数でも充分に作用する。

この音は非常に高いスペクトルインデックス０．９５で
開始しており、従って多数の副音が存在する。

これは大体指数的に消滅し、単ｌの正弦波が存在する状
態で終わる。

この性質は自然のベル音の実際の性質に類似している。

太鼓状の音 Ｉ−（０，７５，０）（５０，０，３５）（１５０，０
，１６）（３５０，０） Ａ＝（０，０，８）（２０，０，８）（４０、（１，０
）（８０，０，６）（１２０，０，３）（２００゜０．
１５）（３５０，０） Ｆｍ＝１．４１４２１３５６Ｆｃ −１０ この太鼓状の音は２つの側部をもったスペクトルを必要
とするので（１）式及び（２）式には適用でもない。

（５）式、（６）式及び（７）式に対しては■の値を（
０，７５ではなく）最大値５に達する様に大きさ定めし
なげればならない。

この音は始めに鋭い打撃音を作るため大きなスペクトル
インデックスを持って直ちにスタートする。

ウッドドラム状の音 Ｉ−（０，９９，０）（５０１０）（３５０，０）Ａ−
（０，０，８）（２０，０，８） （４０１１，０）（
８０，０，６）（１２０，０，３）（２００，０，１５
）（３５０，Ｏ） Ｆｍ＝１．４１４２１３５６Ｆｃ Ｎ＝１０ このウッドドラム状の音は２つの側部を持ったスペクト
ルを必要とするので（１）式及び（２）式には適用でき
ない。

（５）式、（６）式、及び（７）式に対しては■の値を
（０，９９ではな（）最大値２０に達する様に大きさ定
めしなげればならない。

この音は始めに鋭い打撃音を生じる様に大きなスペクト
ルインデックスを持って直ちにスタートするが、はとん
どすぐに純粋な正弦波へと減衰し、従って純粋な音が後
に続いた打撃的な開始部を模擬する。

上記例は可能な若干の音を表わしているが、これらの基
本的な式を合成するだけで更に多くの音を作ることがで
きる。

異なった音の振巾乃至はエネルギが均一性に対して正規
化されねばならない。

正規化する簡単な方法は正規化関数乃至は振巾関数Ａの
１部を含ませることである。

この様にして、１つの関数Ａのみを処理すればよい。

行なうことのできる更に別の改善は一定の位相ずれを追
加することである。

θをθ＋φと取り替える事は別の自由性を許容する。

位相角φは正の周波数成分を打ち消すか又は補強する様
に零周波数のまわりを取り巻く相当量の倍音の負の周波
数成分を伴なう作用しか倍音に対して持たない。

φの調整は反射された成分を加算（建設的に干渉）させ
るか又は減算（破壊的に干渉）させることができる。

楽器−第１図 第１図には本発明による楽器の１つのデジタル電子式の
実施例が示されている。

この楽器は例えば６４個のキーを備えたキーボード３を
有している。

これらのキーはピアノやオルガンのキーと同様に種々の
音響乃至は楽器を表わしている。

キーの作動は出力バス１７，１Ｂ、１９及び２０に我わ
れるデータを作り出すために一般的なやり方で検出され
て工／コードされる。

１ビツトのＫＥＹバス１７は楽器によって演奏さるべき
音符のスター）・、時間１１］及び終了を信号するため
制御ユニット４に接続されている。

４ビツトのＦＲＥＱバス１８は演奏さるべき音符の周波
数又は複数の周波数を示す。

バス１８は振巾制御ユニット５、スペクトル制御ユニッ
ト６及び初期データメモリ７に接続される。

４ピッｌ−ｌＮ５ＴＲバス１９は、１つ或いはそれ以−
ヒの楽器（例えば吹奏楽器又は太鼓）を示しそしてバス
１９は振巾制御ユニット５、スペクトル制御ユニット６
及び初期データメモリ１に接続される。

３ピッ１−ＯＣＴバス２０は演奏される音符のオクター
ブを示しそして該バス２０は振巾制御ユニット５及びス
ペクトル制御ユニット６に接続される。

初期データメモリ７は、本発明の方法に用いられる初期
パラメータをストアするためのメモリである。

これらのパラメータにはシーケンス番号ａ中心周波数（
Ｆｃ ）、変更周波数（Ｆｍ）、及び側波帯の数に関連
する場合には側波帯の数Ｎが含まれる。

初期データメモリ７は第５図に関連して詳細に説明する
。

振巾制御ユニット５は振巾インデックスＡをストアする
ためのリード・オンリ・メモリを備えている。

この振巾制御ユニット５はキーボード３からの４ビツト
ｌＮ５ＴＲ番号及び３ビットＯＣＴ番号によってアドレ
スされる。

振巾制御ユニット５はアドレスされて内部でシーケンス
された時には振巾インデックスＡを書き込みデータバス
（ＷＤＳ）２２に出力する。

この振巾インデックスは第１３図に関して既に述べた一
般的な型式の関数である。

制御ユニット５は第４図に関して以下で詳細に説明する
。

スペクトル制御ユニット６は振巾制御ユニット５と構造
が実質的に同一であるが、スペクトル制御インデックス
■をストアしている。

このスペクトル制御ユニット６はアドレスされて内部で
シーケンスされた時にはインデックスＩをＷＤＢバス２
２に与える。

このスペクトルインデックス■は第１２図に関して既に
述べた同じ一般型式の関数である。

制御ユニット６の詳細は第４図に示され且つ第４図に関
して説明する。

書き込みデータバス（ＷＤＢ）２２はスクラッチパッド
メモリ８への入力として接続されている。

スラッチパッドメモリ８は３２個の１６ビツＩ・ワード
の容量を持った一般の読み取り／書き込みメモリである
。

このメモリ８は制御ユニット４から接続された８ビツト
のスクラッチパッドアドレスバス（ＳＰＡ）によってア
ドレスされる。

情報を書き込むためには、スクラッチパッドメモリ８が
書き込みデータバス（ＷＤＢ）２２からデータを受げ取
る。

情報を読み取るためには、このメモリ８がデータを読み
取りデータバス（ＲＤＢ）２３に与える。

このＲＤＢバス２３は乗算器９、加算器１０、第１関数
メモリ１１．１つ或いはそれ以上の第２関数メモリ１２
、及びデジタル−アナログコンバータ１３への入力とし
てメモリ８から接続される。

乗算器９′は、一般的な乗算器であり、本発明に有用な
制御回路を備えている。

この乗算器９は、第３図に示されそして第３図に関して
詳細に説明する。

乗算器９の出力は、１６ビツトの書き込みデータバス（
ＷＤＢ）２２にある。

加算器１０は一般の加算器であり、ＲＤＢバス２３から
供給されたデータを加算してその和をＷＤＢバス２２に
形成するための回路を組み込んでいる。

この加算器１０については第２図に関して以下で詳細に
説明する。

第１関数メモ’Ｊ １１ （ＭＥＭＩ ）は本発明の非
リニアな方法によって用いるための第１関数の値（例え
ばサインの表）をストアするためのリード・オンリ・メ
モリを備えている。

このメモリ１１はＲＤＢバス２３からの１１ビツトによ
ってアドレスされる。

メモリ１１からの１６ビツト出力はＷＤＢバス２２に接
続される。

１つ或いはそれ以上の第２関数メモリ１２１・・・・・
・１２−ｘ （ＭＥＭ２ ）は第１関数の非リニアな変
換を構成する際に本発明により用いられる１つ或いはそ
れ以上の第２関数の値をストアする。

例えば、メモリ１２はＲＤＢバス２３からの１１ビツト
によって各々がアドレスされそして５ビツト及び１６ビ
ツト出力をＷＤＢバス２２へ各々与える。

この第２関数メモリ１２にストアされる型式の第２関数
は１／Ｚであり、Ｚは代表的には（９）式の分母である
。

第１及び第２メモリ１１及び１２の詳細は第２図に示さ
れそして第２図に関して説明する。

デジタル−アナログコンバータ（Ｄ／ＡＣＯＮＶ）１３
はＲＤＢバス２３から数を受は取りそしてアナログ出力
を一般のサンプル・ホールド回路１４に与えるための一
般の装置である。

サンプル・ホールド回路１４はコンバータ１３からのア
ナログ出力を順次サンプルしてアナログ駆動信号をオー
ディオ出力１５に与える。

コンバータ１３への数のラッチは制御ユニット４からの
ＤＡＣ信号の制御の下で行なわれる。

同様に、サンプル・ホールド回路１４のサンプリングは
制御ユニット４からのＳ／Ｈ信号の制御の下で行なわれ
る。

第１図の装置に関連した種々の制御信号は制御ユニット
４から導出され且つ制御ユニット４へ供給される。

制御ユニット４はシーケンサを備えており、該シーケン
サは好ましい実施例に於いては実時間ベースで第１図の
装置を制御するため制御プログラムの下で作動する。

制御ユニット４の更に詳細な点は第６図に関連して以下
に説明する。

加算器及び関数表−第２図 第２図には、加算器１０と第１関数メモリ１１と第２関
数メモリ１２とが更に詳細に示されている。

加算器１０は一般の１６ビツト２進加算器３３を備えて
いる。

この加算器３３への１方の入力は一般の１６ビツトラツ
チ３１からでありそして他方の入力は一般の１６ビツト
ラツチ３２からである。

ラッチ３１はＡＬＬ信号を受けた際にＲＤＢバス２３か
らのデータをストアしそしてラッチ３２はＡＬ２信号を
受げた際にＲＤＢバス２３からのデータをストアする。

２進加算器３３かもの１６ビツト出力はＡＲＤ信号によ
って一般の１６ビツトラツチ３４にラッチされる。

ラッチ３１゜３２及び３４の各々はＩＤＬＥ＊信号によ
ってクリアされる。

ＡＬＩ、ＡＬ２、ＡＲＤ及びＩＤＬＥ＊信号は第６図の
制御ユニット４から導出される。

ラッチ３４からの１６ビツト出力はＷＤＢバス２２に接
続される。

第２図に於いては、第１関数メモリ１１ （ＭＥＭｌ）が一般のリード・オンリ・メモリ（ＲＯＭ
）３９を備えている。

このメモリ３９は、代表的な例に於いては２．０４８個
の１６ピツトワードをストアする。

メモリ３９は１１ビツトの一般のランチ３８からの１１
ビツトによってアドレスされる。

アドレスは、ラッチ信号ＳＬの制御の下でランチ３８に
ストアされる。

このＳＬ信号は、ピッ）ＲＤＢ（０・・・・・・１５）
を含んだ１６ビツ）ＲＤＢバス２３からの高順位の１１
ビツト、即ちＲＤＢ（５・・・・・・１５）をストアす
る。

ラッチ３８の内容によりアドレスされたメモリ３９の位
置はＳＲＤラッチ信号の制御の下で１６ビツトの一般型
ランチ４０にストアされる。

ラッチ４０にストアされたデータはＷＤＢバス２２に現
われるラッチ３８及び５０はＩＤＬＥ＊信号によってク
リアされる。

信号ＳＬ、ＳＲＤ及びＩＤＬＥ＊は第６図の制御ユニッ
ト４から導出される。

第２図に於いては、第２関数メモリの代表的な１つ即ち
１２−１が第１リード・オンリ・メモリ（ＲＯＭ）４２
及び第２リード・オンリ・メモリ（ＲＯＭ）４３とを備
えている。

メモリ４２は代表的には２０４８個の１６ビツトワード
を含んでおり、そしてメモリ４３は代表的には２０４８
個の５ビツトワードを含んでいる。

メモリ４２は一般の１１ビツトラツチ４１からの１１ビ
ットによってアドレスされる。

このラッチ４１は、ラッチ信号■ＮＬの制御の下でＲＤ
Ｂバス２３かもの高順位の１１ビット即ちＲＤＳ （５
・・・・・・１５）をストアしそしてＩＤＬＥ＊信号に
よってクリアされる。

第２図に於いては、メモリ４２からの出力がＩＮＲＤラ
ッチ信号の制御の下で１６ビツトの一般型ラツチ４５へ
とラッチされる。

このラッチ４５はＩＤＬＥ＊信号によってクリアされる
。

ラッチ４５からのデータはＷＤＢバス２２に現われる。

メモリ４３はラッチ４１からの１１ビットによってアド
レスされそしてその出力をｌＮ５ＣＬ信号の制御の下で
一般型の５ビツトラツチ４４にストアする。

このラッチ４４はＩＤＬＥ＊信号によってクリアされる
。

ラッチ４４からの５ビツトはバス２２の低順位の５ビッ
ト即ちＷＤＳ（０・・・・・・４）に現われる。

第２図には２次関数メモリが１つしか示されていないが
、いかなる数〃え〃の追加的な関数メモリを、メモ１Ｊ
１２−１・・・・・・１２Ｘとして第１図に示された様
に接続してもよい。

第（２）式に関連して以下に説明する１つの実施例に於
いては、第２関数メモリの数が３に等しい、即ち“Ｘ“
が３に等しい。

これら第２関数メモリのうちの第１のものは逆数衣１２
−１である。

これら第２関数メモリのうちの第２のものは指数衣１２
−２である。

この表に対しては、入力ラッチ４１が信号ＥＸＬラッチ
信号（信号ＩＮＬに等価）によってラッチされる。

出力ラッチ４５に対するラッチ信号は、ＥＸＲＤ（ラッ
チ信号ＩＮＲＤに等価）である。

出力ラッチ４４に対するラッチ信号はＥＸＳＣＬ（ラッ
チ信号ｌＮ５ＣＬに等価）である。

（２）式に関連して用いられる第２関数メモリのうちの
第３のものは対数表１２−３である。

入力ラッチ４１に対するラッチ信号はＬＬ（ＩＮＬに対
応する）である。

出力ラッチ４５に対するラッチ信号はＬＲＤ（ＩＮＲＤ
に対応する）である。

対数メモリの場合には、第２関数メモリ４３及び第２出
力ラツチ４４が用いもれな（・０ 第１及び第２関数メモリ１１及び１２の内容は以下に詳
細に説明する。

例えば、第１関数メモリ１１のＲＯＭ３９は代表的に正
弦波衣をストアする。

例えば第２関数メモリ１２の内容は（１）式の分母とし
て現われる様なコサイン関数と成る数との相の逆数であ
る。

非リニアな変換は第１関数メモリ１１からのサイン関数
と、第２関数メモリからのコサイン関数を含んだ数の逆
数との積である。

乗算器−第３図 第３図には第１図の乗算器９の単なる詳細が示されてい
る。

この乗算器９はＲＤＢバス２３から１６ビツトテータを
受は取る。

バス２３からの１６ビツトテータはＭＬＩラッチ信号の
指令の下で乗算器蓄積装置５１にラッチされる。

ラッチ５２からのバス出力の内容は乗算器５３への並列
入力である。

この乗算器５３は蓄積装置５１がら直列１ビット人力を
も受は取る。

蓄積装置５１にロードされた１６ビツトはＦＣＬＫ高速
クロック信号の制御の下で乗算器５３へと直列に歩進さ
れる。

乗算器５３は１度に１ビツトづつ１６Ｘ１６ビツトの乗
算を行ない、そしてそれに対応して１度に１ビツトづつ
３２ビツトまでを出力蓄積装置５４へ与える。

この蓄積装置５４はオアゲート５９からのＭＰＣＬＫ乗
算器クロック信号によって乗算器５３から出力を受は取
る様にクロックされる。

乗算器５３もこのＭＰＣＬＫ信号によってクロックされ
ぬ。

乗算器５３及び蓄積装置５４はナントゲート５８からの
乗算器クリア信号ＭＰＣＬＲ＊の作動によってクリアさ
れる。

蓄積装置５４は乗算器５３からの直列出力を受は取る様
に直列入力モードで作動するか又はＭＲＤ信号の制御の
下で並列出力モードで作動するかのいずれかである。

ＭＲＤ信号に応答して、蓄積装置５４は並列１６ビツト
出力をＷＲＢバス２２に与える。

乗算器５３は市販製品として入手できる一般の２の補数
の乗算器である。

乗算器５３の作動はナントゲート５８からのクリア信号
ＭＰＣＬＲ＊とオアゲート５９からのクロック信号ＭＰ
ＣＬＫとによって制御される。

これらのゲート５８及び５９は一般のＤ型フリップ−フ
ロップ５６及び５７並びに５ビツト２進カウンタ５５に
よって制御される。

乗算器５３の作動を制御するため、カウンタ５５にはＲ
ＤＢバスからの低順値ビット即ちＲＤＢ（０・・・・・
・４）がロードされる。

この５ビツトはＭＬ３ラッチ信号によってカウンタ５５
にロードされる。

このＭＬ３ランチ信号によるカウンタ５５へのデータの
ラッチはフリップ−フロップ５６に１をストアする様に
もクロックする。

データがカウンタ５５ヘスドアされるのと同時に、反転
された桁上げ出力ＣＲＹ＊が１となり、ノリツブ−フロ
ップ５６及び５７からリセット入力を除去する。

フリップ−フロップ５６のＱ出力に現われる１はフリッ
プ−フロップ５１のＱ＊出力に現われる１と共にナント
ゲート５８を満足させ、ＭＰＣＬＲ＊信号に対してＯを
生じさせる。

このＯは乗算器５３及び出力蓄積装置５４をクリアする
。

次のＣＬＫクロック信号はフリラグ−フロップ５６から
の１をフリップ−フロップ５７へ転送せしめ、フリップ
−フロップ５ＴのＱ出力を１に至らしめる。

この１はＭＰＲＵＮラインを経てカウンタ５５を可能化
し、ＣＬＫクロックパルスのカウントを開始させる。

これと同時に、フリップフロップ５７のＱ＊出力が０と
なり、ナントゲート５８を禁止し且つオアゲート５９を
可能化する。

この時このオアゲート５９はＦＣＬＫ高速クロック信号
を通過する様に可能化され、これは次いでＭＰＣＫＬ信
号となる。

乗算器５３はこのＭＰＣＫＬ信号が存在する限り乗算を
行なう。

ＭＰＣＬＫ信号は、カウンタ５５がその全カウントを通
してカウントされてしまいそしてＣＲＹ＊桁上げ出力ラ
インにＯを発生するまでクロックを続げる。

０ＣＲＹ＊信号はフリップ−フロップ５６及び５７をリ
セットするＭＰＤＯＮＥ信号である。

フリップ−フロップ５７のリセットはそのＱ＊出力を１
に至らしめ、それによりゲート５９０重なる動作を禁止
し且つゲート５８を可能化する。

然し乍ら、このゲート５８は新たなＭＬ３信号が新たな
カウントをカウンタ５５にラッチさせるまではクリア信
号を乗算器５３又はシフトレジスタ５４に与えない。

第３図の乗算器は、カウンタ５５のカウントにより決定
された多数のステップを実行する。

このステップ数を制御する目的が２の補数の乗算の性質
から生じる。

２つの１６ビツトの２の補数が乗算される時は３２ビツ
トの積が得られる。

２つの高順位ビットが同一であるから、それらのうちの
最も高順位のビットは情報を失なうことなく捨てられ、
そして符号情報に用いられる。

ＷＤＢバスは１６ビツトの広さしかないので、３１ビツ
ト積のうちのどの１６ビツトをＷＤＢバス２２に出力す
べきであるかに関して選択がなされねばならない。

２つの整数が乗算さるべき場合には、カウンタ５５にス
トアされた桁移動数が、積の低順位１６ビツトが選択さ
れる様に１６個のステップを特定する。

蓄積装置５１及び５２０２つの数が小数、即ちｌより小
さい数（例えばサイン関数の値）である場合には、積の
高順位ビットを得るために３１ステップ全部が用いられ
ねばならない。

本発明によれば１つの関数として逆数衣又は指数衣が用
いられた時に桁移動プロセスが用いられる。

逆数は広い範囲、即ち１６ビツト内に容易に含まれ得る
ものよりも相当に広い範囲に及び得る。

この理由で、第３図の乗算器は逆数が１６ビツトの小数
部と桁移動数とで表わされる様な浮動小数点概念を用い
ている。

桁移動数は積を形成するのに逆関数が用いられた時にカ
ウンタ５５にストアされる数である。

この様にして乗算器９により２進の桁移動が達成される
。

振巾制御ユニット−第４図 第４図には第１図の振巾制御ユニット５が詳細に示され
ている。

第１図のスペクトル制御ユニット６も第４図の装置によ
って表わされている。

第４図に於いては、振巾インデックスＡ（又はスペクト
ルインデックス■）が区分的リニア関数としてストアさ
れる。

このインデックスの開始部を定めるのに８つのセグメン
トが用いられそしてその減衰部を定めるのに８つのセグ
メントが用いられる。

各セグメントはカランＩ・と増分から成る。

カウントは時間巾を決定しそして増分はインデックスの
傾斜を決定する。

各サンプルに対しては、リード・オンリ・メモリ（ＲＯ
Ｍ）６３から増分が得られる。

このメモリ６３は代表的には２．０４８個り８ビツトワ
ードの記憶装置である。

メモリ６３の内容は４ビットの楽器番号 （ＩＮＳ ＴＲ）と、３ビツトのオクターブ番号（Ｏ
ＣＴ）と、減衰部が作用している時を示す１ビット匍脚
ライン（ＤＥＣＡＹ）と、インデックスのどの８セグメ
ントが処理されているかを決定する３ビットのセグメン
ト番号（ＳＥＧ ＮＯ）とによってアドレスされる。

この３ビットセグメント番号は４ビツトカウンタ６２か
ら導出される。

ＤＥＣＡＹ制御ラインは、第６図の制御ユニット４から
導出されそして楽器番号及びオクターブ番号は、第１図
のキーボード３から導出される。

これらの入力はリード・オンリ・メモリ６７にも接続さ
れる。

このメモリ６７は、各セグメンＩ・の時間巾を決定する
カウントをストアするため代表的には２．０４８個の８
ビットワードを含んでいる。

このメモリ６７がアドレスされた時は、カウントが読み
出されＬＯＡＤ信号の制御の下でカウンタ６８にストア
される。

カウンタ６８のカウントは、メモリ６３からの増分が累
算されてセグメント中にそれ自身に加えられる回数を決
定する。

メモリ６３からの８ビット増分出力は一般の１２ビツト
２進加算器６４の１方の側の高順位ビットへの入力であ
る。

低順位の４ビツトはＯに強制される。

加算器６４からの結果の出力は第６図の制御ユニット４
からのＡＭＰＲＤラッチ信号の制御の下で一般の１２ビ
ツトラツチ６５にストアされる。

ラッチ６５からの出力は、加算器６４の他方の側への入
力として働く。

ラッチ６５はＤ型フリップ−フロップ７１のＱ出力から
ノアゲート７４を経ての５ＴＡＲＴ ＵＰ信号の作用
によってクリアされる。

第４図に於いて、−紋型のＤ型フリップ−フロップ６９
はセグメントカウンタ６２からの桁上げ出力である５Ｅ
ＧＳ ＤＯＮＥラインによってクロックされるｐＤ型
フリップ−フロップ７２はＤＥＣＡＹラインによってク
ロックされる。

ＩＤＬＥ”制御ラインがＯである時に振巾制御ユニット
の作動が始まる。

この０はフリップ−フロップ６９及び１１をしてそれら
のＱ出力に１を与える様にセットさせ、そしてフリップ
−フロップ７２、カウンタ６２及びカウンタ６８をクリ
アする。

ＩＤＬＥ＊が１になると、カウンタ６２の高順位ビット
が１にロードされそして低順位ビットが０にロードされ
る。

このロードはフリップ−フロップ７１がそのＱ出力に１
を保持し、これがオアゲート７３を経てカウンタ６２の
ロード入力を可能化するために生じる。

フリップ−フロッグ６９もＩＤＬＥ＊ラインのＯによっ
てクリアされる。

ＩＤＬＥ＊ラインが１になりそしてクリア信号が除去さ
れると、カウンタ６２はフリップ−フロップγ１のＱ出
力に現われる１によって並列にロードされる。

同様に、カウンタ６８にはオアゲート７０からのＬＯＡ
Ｄラインの制御の下でメモリ６７からの出力が並列にロ
ードされる。

ＩＤＬＥ＊信号が１になった後にＡＭＰＲＤラッチ信号
が初めに生じると、フリップ−フロップＴ１がそのＱ出
力に０を与える様にクロックされ、従ってカウンタ６２
及び６８の並列ロード入力が除去される。

カウンタ６８はＡＭＰＲＤ信号を受は取るたびに１カウ
ント増加される。

又、このＡＭＰＲＤ信号は加算器６４からの出力をラッ
チ６５にラッチしそして出力バッファ６６をしてＷＤＢ
バスに出力を与えることができる様にする。

この時にはカウンタ６８からのＳＥＧ ＤＯＮＥ信号
がＯであり、従ってカウンタ６２はＡＭＰＲＤクロック
信号をカウントする様にはされない。

それ故、加算器６４はカウンタ６８の各カウントに対し
て累算される様にメモリ６３からの増分をそれ自身に加
え続ける。

カウンタ６８が桁上げ出力信号を与えてＳＥＧ ＤＯ
ＮＥを１にすると、カウンタ６２が次のＡＭＰＲＤ信号
によって１カウント計数できる様にされる。

このＳＥＧ ＤＯＮＥ桁上げ出力信号はオアゲート７
０を経て新たなカウントをメモリ６７からカウンタ６８
にロードさせてＳＥＧ ＤＯＮＥ信号を除去させる様
にもする。

カウンタ６２のカウントの変化は新たなアドレスをメモ
リ６３及び６７に与える。

従って、新たなカウントがカウンタ６８にロードされそ
して新たな増分が加算器６４に与えられる。

この加算器はカウンタ６８のカウントが新たな桁上げ出
力を与える様にカウントされるまで連続的に累算し且つ
新たな増分をその前の合計に加える。

この形態に於いては各セグメントが、カウンタ６８にス
トアされたカウントにより決定された時間巾を持った区
分的リニア関数である。

各セグメントはメモリ６３からの増分によって決定され
た傾斜即ち変化率を有している。

波形の開始部分中に８つのセグメントが完全に処理され
てしまった後は、カウンタ６２が５ＥＧＳ ＤＯＮＥ
ラインに桁上げ出力を生じさせてフリップ−フロップ６
９をクロックする。

フリップ−フロップ６９のＯ出力のＯは、ＤＥＣＡＹ信
号が１になってこれがオアゲート７５を経てカウンタ６
８を可能化するまで、オアゲート１５を経て、カウンタ
６８が更にカウントするのを禁止する。

ＤＥＣＡＹ信号のＯ−１遷移は１をストアする様にフリ
ップ−フロップγ２をクロックさせる。

フリップ−フロップ７２のＯ出力の１は１）ＥＣＡＹＳ
ＴＡＲＴ信号であり、これはオアゲート７３を経てカウ
ンタ６２の高順位ビットに１をロードせしめそしてカウ
ンタ６２の３つの低順位ビットにＯをロードせしめる。

というのは、カウンタ６８からのＳＥＧ ＤＯＮＥラ
インがなお１だからである。

従って、カウンタ６２かもの全部００３ビツト出力とＤ
ＥＣＡＹラインの１とがメモリ６３及び６７に新たなア
ドレスを与える。

この新たなアドレスは楽器（ＩＮＳＴＲ）及びオクター
ブ（ＯＣＴ）番号とでもって、カウンタ６８にロードさ
れる新たなカウントと加算器６４に与える新たな増分と
を決定する。

これらの新たな値が波形の減衰部分を開始する。

この減衰部はカウンタ６２の８セグメントのカウント全
体に亘って続く。

これらセグメントの各１つばカウンタ６８にロードされ
た各カウントにより決定された時間巾を有しておりそし
て各１つはメモリ６３かもの各増分出力により決定され
た傾斜を有している。

減衰部はラッチ６５の値でスタートし、この値は定状態
の値であって且つ開始部分中に計算された最後の値とし
て保持されたものであるという事に注意されたい。

減少して行（減衰に対しては、負の数がメモリ６３かも
アクセスされそしてラッチ６５の上記値に加算されて数
値を減少させる。

減衰部の８つのセグメントが処理されてしまった後はカ
ウンタ６２が５ＥＧＳ ＤＯＮＥ信号を与え、これは
第６図の制御ユニットに接続される。

第６図の制御ユニットはそれに応答してＩＤＬＥ”信号
をＯとして発生し、それにより第４図の制御ユニットを
その初期状態にクリアする。

その後、第４図のユニットはＩＤＬＥ＊が再び］になっ
た時にインデックスを処理するように利用できる。

第１図のスペクトル制御ユニット６の作動は上記で第４
図に関して既に述べた振巾制御ユニット５の作動と実質
的に同一である。

１つの相違点は振巾制御ユニット５のＡＭＰＲＤライン
が制御ユニツｌ−６に対してはＲＡＴＲＤラインと取り
替えられるという事である。

当然、メモリ６３及び６７の内容は以下で述べる様に異
なったものである。

初期データメモリー第５図 第５図に於いては、初期データメモリγが木兄・明の作
用を開始するのに必要な初期パラメータをストアする。

１つのパラメータは前記した（１）式及至（７）式の別
々の１つから各々導出された多数の色色なシーケンスの
うちの１つを特定するシーケンス番号（Ｓ）である。

メモリは中心周波数ＦＣ１変更周波数Ｆｒ１１、側波帯
に関連している場合には側波帯の数Ｎをもストアしてい
る。

これらのパラメータの各々はキーボードによって特定さ
れる楽器番号（ＩＮＳＴＲ）と周波数（ＦＲＥＯ）とに
よって決定される。

Ｓ、ＦＣ，Ｆｍ、及びＮに加えて４つまでの他のパラメ
ータ（例えばφ、一定位相角ずれ）が第５図の特定実施
例に於いてストアされる。

これらのパラメータは４０９６個までの１６ビツトワー
ドをストアするリード・オンリ・メモリ（ＲＯＭ）７７
にストアされる。

これらのパラメータは、メモリ７７から読み出されそし
てＩＮＩＲＤラッチ信号の制御の下でランチ７８にラン
チされる。

これらのパラメータは３ビットカウンタ７６の制御の下
で１度に１つ読み出される。

このカウンタ７６は第６図の制御ユニットからのＩＤＬ
Ｅ＊信号によってＯにクリアされそしてその後各ＩＮＩ
ＲＤ信号に対してクロックされる。

従って、４つの次々のＩＮＩＲＤ信号が４つのパラメー
タＳ、Ｆｏ、Ｆｍ、Ｎを１度に１つづつＷＤＢバスにロ
ードして初期的に処理しそして第１図のスクラッチパッ
ドメモリ８にストレージする。

カウンタ７６からの残りのカウントは付加的なパラメー
タに用いるために任意選択的に使用される。

制御ユニット−第６図 第６図に於いては、制御ユニット４が１００ナノ秒のク
ロック８６によって調時される。

クロック８６からの出力は高速クロック信号ＦＣＬＫで
ある。

クロック８６からの出力は２で分割するカウンタ８７に
よってカウントダウンされそしてその後２で分割するカ
ウンタ８８によって引き続きカウントダウンされる。

カウンタ８８からの出力は４００ナノ秒で作例する主ク
ロツク信号ＣＬＫである。

各クロック信号はナントゲート８９を経てデコーダ８４
を可能化せしめ且つナントゲート９０を経てデコーダ８
５を可能化させる。

これらのデコーダ８４及び８５は、各々リード・オンリ
・メモリ（ＲＯＭ）８３から別々の４ビツト出力を受は
取る。

１つの実施例に於いては、メモリ８３が２０４８個の１
６ビツトワードを含んでいる。

上記２つの４ビツトに加えてデコーダメモリ８３はスク
ラッチパッドメモリアドレス５ＰＡ（０・・・・・・８
）を特定する８ビツト出力をも与える。

メモリ８３は第１蓄積装置８１からの４ビツト出力とカ
ウンタ８２からの７ビツト出力とによってアドレスされ
る。

蓄積装置８１はシーケンス番号Ｓをストアしそしてデコ
ーダ８４からのＰＬ信号によりＲＤＢバスの低順位の４
ビット即ちＲＤＳ （０・・・・・・３）が並列にロー
ドされる。

シーケンス番号は初期データメモリ７から導出される。

第１シーケンス番号が常に全部０である様にＩＤＬＥ＊
信号が初期的に蓄積装置８１をクリアする。

全部Ｏのシーケンスはスクラッチパッドメモリのストレ
ージに対して初期的な計算を実行する始動シーケンスで
ある。

カウンタ８２から７ビツトアドレスは初めの全部０の値
で始まりそしてその後シーケンスの全アドレス及び未使
用のアドレスに亘ってＣＬＫ信号の作用によって順次カ
ウントされる。

カウンタ８２の高順位ビットはＣＹＣ，ＤＯＮＥライン
であり、これはシーケンスが完了した事及びカウンタ８
２がその高順位カウントまでカウントされた事を指示す
る。

ＣＹＣＤＯＮＥラインはアンドゲート９１及びナントゲ
ート９４への入力である。

ゲート９１乃至９９は第１図の楽器の種々の状態を決定
するための制御論理を与える。

これらのゲ−ｌ−は、一度に４つの状態のうちの１つを
確立する。

これら４つの状態はゲート９６乃至９９からの１出力に
よって各々表わされるＩＤＬＥ、ＩＮＩＴ、ＲＵＮ、Ｄ
ＥＣＡＹである。

いずれか１つの状態の作動が他のいずれの状態の作例を
も禁止する。

通常の作動の下では、充分な時間の後に、第６図のカウ
ンタ８２からのＣＹＣＤＯＮＥ信号と、２つの論理和さ
れた５ＥＧＳ ＤＯＮＥ信号（各１つは第１図の振巾
及びスペクトル制御ユニット５及び６からのものである
）と、第６図からのＤＥＣＡＹ信号とがノアゲート９２
への入力としてアンドゲート９２をして１を発生できる
様にする。

或いは又、ＭＣＬＲマスタクリア信号（例えば、図示さ
れていない一般のパワーオン回路から発生された）がノ
アゲート９２へ１を発生する。

ゲート９２へのいずれの１もその出力をＯにさせ、この
Ｏはノアゲート９６の出力を１にさせる。

他のゲートがどれも１にされていない場合には、ゲート
９２かもの入力が除去された時にゲート９６は１のま＼
である。

ゲート９６からの１出力は他のゲー）９７．９８又は９
９がどれも■出力を発生できないようにする。

ゲート９６からの１出力は反転されてＩＤＬＥ＊信号を
形成し、これはアイドル状態の間はＯである。

このＩＤＬＥ＊信号のＯは前記した様に第１図の楽器全
体に亘って蓄積装置をクリア、セット 又はリセットす
る。

ゲート９６からの出力はケート９７．９８及び９９から
の他の出力各々がそれらの出力に０を有しているので１
のま工である。

アンドゲート９１はＯのＩＤＬＥ＊信号がカウンタ８２
をクリアしてＣＹＣＤＯＮＥ信号を零に至らしめるので
Ｏに戻される。

ゲート９６はナントゲート９３の作動によってゲート９
７が１にされるまでその出力に１を持ったま〜である。

ゲート９３はゲート９６からの１出力とＫＥＹ信号の１
とによって満足される。

このＫＥＹ信号は、音響を開始する様に楽器を信号する
ためにキーボード３の１つのキーが押された時に１であ
る。

ゲート９７の出力がゲート９３によって１にされた時に
は、ＩＤＬＥ＊信号が０から１に切換えられる。

ＩＤＬＥ＊信号が１の状態では、蓄積装置８１及びカウ
ンタ８２からのクリア信号が除去されて蓄積装置８１及
びカウンタ８２を共に初めの全部Ｏのま〜にする。

蓄積装置８１の全部Ｏの内容はメモリ８３の始動シーケ
ンスを指定する。

この始動シーケンスは成る予備的な計算を実行し且つ第
１図のスクラッチパッドメモリ８の位置をロードする様
に働く６、この始動シーケンスの各ステップはＣＬＫ信
号によって始動シーケンスのアドレスを通して歩進され
るカウンタ８２の作動によって順次にアクセスされる。

カウンタ８２がこの始動シーケンスの全ステップを完了
した時は、高順位カウントに達してＣＹＣＤＯＮＥライ
ンに１を与えこれがゲート９１からの１と共にナントゲ
ート９４を満足するまでカウントが続けられる。

ゲート９４が満足されると、そのＯ出力がゲート９８に
１出力を持たせ、これは次いでゲート９７からの出力を
Ｏに至らしめる。

始動シーケンスの最後のステップの１つはデコーダ８４
をしてプログラムラッチラインＰＬを選択させ、これは
非零シーケンス番号をＲＤＢバスからカウンタ８１ヘロ
ードする。

第１図の楽器は今や１６個までのシーケンスのうちの１
つを実行する用意が出来た。

例えば、前記した（１）式乃至（７ｂ）式からは８つの
色々なシーク−ンスが導出される。

蓄積装置８１の新たなシーケンス番号でもって、カウン
タ８２はそのシーケンスのステップをメモリ８３からア
クセスするカウントを与える事によってそのシーケンス
のステップの実行をただちに開始する。

メモリ８３からのデコードされた出力はデコーダ及びス
クラッチパッドアドレスをして楽器の作動を所望の仕方
で制御せしめる。

動作 第１図の楽器の動作を前記（２）式から導出された型式
の１つの特定のシーケンスに関連して以下に説明する。

（２）式は振巾倍率Ａで乗算されそして〃ａ“の値には
スペクトルインデックス■が代入され、θが２π（Ｅｏ
）ｎＴに等しくセットされ、そしてβが２π（Ｆｍ）ｎ
Ｔに等しくセットされ、これらは全て（１）式、（８）
式及び（９）式に関して既に説明した。

（２）式から導出されたシーケンスはシーケンス番号Ｓ
（例えば２）で識別される。

このシーケンス番号は第１図の初期データメモリ７への
ＦＲＥＱ及びｌＮ５ＴＲ入力によって特定的に指定され
る。

指定されたシーケンス３が実際に実施され得る前に、第
１図のスクラッチパッドメモリ８を始動するため初期シ
ーケンスが実行されねばならない。

この初期シーケンスは第６図のカウンタ８１の初めの全
部Ｏの内容によって指定される。

この初期シーケンスに対しては、第６図のカウンタ８２
がスクラッチパッドメモリの次の位置をロードするため
のカウントを通してステップする、即ちＡＩ 、ＤＡｌ
、Ａ２ 、ＤＡ２ 、Ａ３ 、ＤＡ３ 。

Ａ４．ＤＡ４ｊＡ５．ＤＡ５．に３１．に２９゜Ｋ１６
．Ｋｌ及びＮｏこれらの位置に加えて、更に別の位置Ｔ
Ｉ、Ｔ２．Ｔ３．Ｔ４及びＴ５がスクラッチパッドスト
レージとしてメモリ８に用いられる。

メモリ８のこれらの位置は記号で与えられているが、第
６図の制御ユニットのリード・オンリ・メモリ８２から
のアドレス出口によって一般のやり方でアドレスされる
。

メモリ８２は８個までの２進ビツトをアドレスする容量
を有しているが、第１図のスクラッチバンドメモリ８は
３２個の位置をアドレスするのに５個の２進ビツトしか
必要としない。

ここに述べる特定の例に於いてはこれら３２個の位置の
全部が実際上必要とされることはない。

この始動シーケンスは、カウンタ８２の異なったカウン
トによって各々表わされた多数のステップを含んでいろ
。

多数のこれらステップはデコーダ８５からＩＮＩＲＤ出
力を選択するようにメモリ８３のデコードを指令する。

この始動シーケンスがＩＮＩＲＤラインを付勢せしめる
たびに、第５図のカウンタγ６が新たなカウンタへと歩
進される。

カウンタ７６の各カウントは、ｌＮ５ＴＲ番号及びＦＲ
ＥＱ番号とでもって第５図のリード・オンリ・メモリ７
γの色々な位置をアドレスする。

カウンタ７６の第１カウントは、中心周波数ＦＣに対応
する角度増分をランチγ８へとゲートせしめる。

ランチγ８のストレージの後、第６図のカウンタ８２の
その後のカウントがメモリ８３をアドレスしそしてラッ
チ７８のＦ。

の内容をスクラッチパッドメモリ８のＤＡ１位置にスト
アする。

第５図のカウンター６の第２カウントは周波数Ｆｍに対
応する角度増分をランチ７８へとラッチせしめる。

第６図のカウンタ８２のその後のカウントはランチ７８
０Ｆｍの内容をスクラッチパッドメモリのＤＡ５Ａ５位
置トアせしめる。

第５図のカウンタ７６の第３カウントは部分波の数Ｎを
ランチγ８へとラッチせしめ、そしてその後第６図のカ
ウンタ８２がこの部分波の数をスクラッチバンドメモリ
８の位置Ｎにス（・アせしめる。

同様に、カウンター６のその後のカウントは定数をスク
ラッチパッドメモリ８のＡ５、Ｋ３１、Ｋ２９、Ｋ８及
びに１位置にストアせしめる。

スクラッチパッドメモリ８の初期位置が第５図の初期デ
ータメモリから充填された後、スクラッチパッドメモリ
の他の位置を充填するために初期シーケンス中に別の計
算が行なわれる。

特に、位置ＤＡ２には周波数Ｆ。

−Ｆｍに対応する角度増分がロードされ、これは加算器
１０を用いて言１算された、ＤＡＩ及びＤＡ５Ａ５位置
容の和である（ＤＡ５が負の数である場合）。

負の数を形成するためには、初期データメモリの１つの
位置に１がストアされそしてスクラッチパッドメモリの
Ｔ１位置ヘロードされる。

その後、−１による乗算が正の数を負の数特に−Ｆｍに
変換する。

位置ＤＡ３には、ＤＡＩ、ＤＡ５及びＮ位置の内容を用
いて、周波数〔Ｆｏ十Ｎ（Ｆｍ）〕 に対応する角度増
分がロードされる。

ＤＡ４位置には周波数Ｆ ＋（Ｎ−１）Ｆｍに対応す
る角度増分がロードされる。

位置Ａ５にストアされた数０．２５は−１を乗算するこ
とによって負の数に変換される。

更に、角度増分位置ＤＡｌ乃至ＤＡ５の各々は適当なオ
クターブに大きさ定めされねばならない。

この移動シーケンスの結果として、スクラッチパッドメ
モリの位置が次の様な指称を持つ。

Ａ１・・・・・・θ−２π（Ｆｏ）。

Ｔに対応する角度、ＤＡｌ・・・・・・中心周波数ＦＣ
に対応する角度増分、Ａ２°−−−−゛（θ−β）−２
π〔（Ｆｏ）（Ｆｍ）〕ｎＴに対応する角度、 ＤＡ２・・・・・・周波数（Ｆｏ）−（Ｆｍ）に対応す
る角度増分、 Ａ３・・・・・・（θ−Ｎβ）−２π〔（Ｆｏ）＋Ｎ（
Ｆｍ）〕ｎＴに対応する角度、 ＤＡ３・・・・・・周波数（（Ｆｏ）＋Ｎ（Ｆ’ｍ））
に対応する角度増分、 Ａ４・・・・・・θ十（Ｎ−１）β−２π〔（Ｆｏ）＋
（Ｎ−１）（Ｆｍ）〕ｎＴに対応する角度、ＤＡ４・・
・・・・周波数〔（Ｆｏ）＋（Ｎ−１）（Ｆｍ）〕に対
応する角度増分、 Ａ５−・・・・・（β＋３π／２）−（２π（Ｆｍ）ｎ
Ｔ＋３π／２）に対応する角度、 ＤＡ５・・・・・・周波数（Ｆｍ）に対応する角度増分
、Ｎ・・・・・・所望の部分波の数 ＴＩ 、Ｔ２．Ｔ３．Ｔ４．Ｔ５・・・・・・一時的な
セルに３１ 、に２９ 、に１６ 、に１・・・・・・
２進定数、始動シーケンスの一部としてはＡＩ、Ａ２゜
Ａ３及びＡ４の値が全部Ｏである。

−０，２５０Ａ５の初期角度は３π／２のシフトに等し
い。

従ってＡ５にストアされたβ＋３π／２の初期値は３π
／２であり、これは位置Ａ５のβの初期値がＯであるこ
とを意味する。

Ａ５に３π／２を加算する目的は（２）式の分母に現わ
れるコサイン関係を計算するのにサイン表を利用できる
ようにすることである。

上記値がロードされそしてスクラッチパッドメモリに対
して計算された後は、初期（始動）シーケンスの最後の
ステップはシーケンス番号をカウンタ８１にロードする
ことである。

このシーケンス番号は第５図の初期データメモリから導
出される。

第５図の初期データメモリは第６図の制御ユニットのデ
コーダ８５からのＩＮＩＲＤ信号出力の作用によってシ
ーケンス番号をランチ７８にロードする。

蓄積装置８１のシーケンス番号によって指定されたシー
ケンスはリード・オンリ・メモリ８３に含まれている。

かかるシーケンスの例が次の表■に示されており、該表
■に於いてはスクラッチパッドメモリの位置がかっこで
示されている。

表 Ｉ Ｓｌ、 （Ａ１．）→ＡＬＩ Ｓ２ （ＤＡＤ、）→ＡＬ２ Ｓ３ ＡＤＲＤ→（ＡＩ）→ＳＬ ４ ５ ６ ７ ８ ９ ＩＯ ｌｌ １２ １３ Ｓ ］、 ４ １５ １６ １７ （Ａ２）→ＡＬＩ （ＤＡ２）→ＡＬ２ ＡＤＲＤ→（Ａ２） （Ａ３）→ＡＬＬ （ＤＡ３）→ＡＬ２ ＡＤＲＤ→（Ａ３） ＳＲＤ→（ＴＩ） （Ａ２）→５Ｌ （Ａ４）→ＡＬＩ （ＤＡ４）→ＡＬ２ ＡＤＲＤ→（Ａ４） （Ａ５）→ＡＬＩ （ＤＡ５）→ＡＬ２ ＡＤＲＤ→（Ａ５） １８ １９ ２０ ＳＲＤ→（Ｔ２）→ＭＬＩ ＲＡＴＲＤ→（Ｔ２）→ＭＬ２ （Ｋ２９）→ＭＬ３ ２１ ２２ （Ａ３）→５Ｌ （Ｔ２）→ＬＬ ２３ ２４ ２６ ２７ ＯＰ ＯＰ ＯＰ ＯＰ ２８ ２９ ３０ ＳＲＤ→（Ｔ５） ＬＲＤ→（Ｔ３） ＭＲＤ→（Ｔ４）→ＡＬＩ ３１ ３２ ３３ （Ｔ３）→ＭＬＩ Ｎ→ＭＬ２ （Ｋ１６）→ＭＬ３ ３４ Ｓ３５ ３６ ３７ ３８ ３９ ４０ ４１ ４２ ４３ ４４ ４５ ４６ ４７ ４８ ４９ ５０ ５１ ５２ ５３ ５４ ５５ （ＴＩ）→ＡＬ２ ＡＤＲＤ→（Ｔ１） （Ａ４）→ＳＬ ＯＰ ＭＲＯ→（Ｔ４）→ＥＸＬ ＯＰ ０Ｐ （Ｔ２）→ＭＬ２ ＳＲＤ→（Ｔｒ）→ＭＬ１ （Ｋ２９）→ＭＬ３ （Ａ５）→ＳＬ ＯＰ ＯＰ ＯＰ ＯＰ ０Ｐ （Ｔ５）→ＡＬＩ ＳＲＤ→（Ｔ５） ＭＲＤ→（Ｔ４）→ＡＬ２ ＥＸＲＤ→（Ｔ４）→ＭＬＩ ＡＤＲＤ→（Ｔ４）→ＭＬ２ ＥＸＳＣＬ→（Ｔ４）→ＭＬ３ ５６ ５７ ５８ ５９ ６０ ６１ ６２ ６３ ＯＰ ＯＰ Ｓ／Ｈ ＯＰ ＯＰ ＯＰ ＯＰ ＯＰ ６４ ６５ ６６ ６７ ＭＲＤ→（Ｔ４）→ＡＬＬ （Ｔ２）→ＭＬＩ （Ｔ２）→ＭＬ２ （Ｋ２９ ）→ＭＬ３ ６８ ６９ （Ｔ１）→ＡＬ２ ＡＤＲＤ→（Ｔ１） ７Ｏ ＯＰ ７１ ＯＰ ７２ ＯＰ ７３ ＯＰ ７４ ７５ ７６ ７７ ７８ ７９ ８０ ８１ ８２ ８３ ８４ ８５ ８６ ＯＰ ＯＰ ＭＲＤ→（Ｔ４）→ＡＬＩ （Ｔ５）→ＭＬＩ Ｋ２９→ＭＬ３ （Ｋ１）→ＡＬ２ ＡＤＲＤ→（Ｔ４）→ＡＬＬ ＯＰ ＯＰ ＯＰ ＯＰ ＯＰ ＯＰ ８７ ８８ ８９ ＭＲＤ→（Ｔ４）→ＡＬ２ ＡＤＲＤ→（’Ｉ’４） ＩＮＬ （ＴＩ）→ＭＬＩ ９０ ９１ ９２ ９３ ９４ ９５ ＯＰ ＯＰ ＯＰ ＯＰ ＯＰ ＯＰ ９６ Ｓ９７ ９８ ９９ １００ １０１ １０２ Ｓ ］、 ０３ １０４ １０５ １０６ １０７ １０８ １０９ ｌ １０ １１１ １１２ １１３ １１４ １１５ ＩＮＲＤ→（Ｔ４）→ＭＬ２ ＩＮＳＣＬ→（Ｔ４）→ＭＬ３ ＯＰ ＯＰ ＯＰ ＯＰ ＯＰ ＯＰ ＯＰ ＭＲＤ→（Ｔ４）→ＭＬＩ ＡＭＰＲＤ→（Ｔ４）→ＭＬ２ （Ｋ３１ ）→ＭＬ３ ＯＰ ＯＰ ＯＰ ＯＰ ＯＰ ＯＰ ＯＰ ０Ｐ ８１１６ ＭＲＤ→（Ｔ４）→ＤＡＣ 表１のシーケンスは、カウンタ８２の１１６のカウント
に対応する１１６個のステップを含んでいる。

第１図においてサンプル・ホールド回路１４からオーデ
ィオ出力装置１５へと伝送される各サンプルに対して１
度づつ表１のシーケンスが繰返し実行される。

このシーケンスの各ステップは４００ナノ秒信号である
ＣＬＫ信号の速度で実行される。

従って、表■のシーケンスを実行するための全時間は、
４００ナノ秒の１１６倍、即ち０．４６４Ｘ１０ ’
秒である。

従って表■のシーケンスでもって得られる最大サンプリ
ング周波数は２１．６ Ｘ １０”Ｈｚである。

然し乍ら、カウンタ８２は１２８のカウントまで続くの
で、実際のサンプリング周波数は１９．５３１． Ｘ
１０３Ｈｚである。

（２）式が上記（８）式及び（９）式と同じ形態のもの
で代入され且つ乗算されそしてスクラッチパッドメモリ
′におけるデータの用語が用いられた場合には、第１図
の楽器は、１秒当たり１９．５３１Ｘ］、０３サンプル
という周波数において波形Ｘの時間従属サンプルを形成
し、ここでＸは次の式によって定められる。

表■のシーケンスがサンプルＸを形成する仕方について
以下に詳細に説明する。

表Ｉにおいては、読み取りデータバスＲＤＢ２３からデ
ータをラッチせしめる指令が多数あるこれらの指令は加
算器１００入力のラッチを制御するためのＡＬＩ及びＡ
Ｌ２と、乗算器９の入力のラッチを制御するためのＭＬ
ｌ及びＭＬ２と、乗算器９の桁移動数のラッチを制御す
るためのＭＬ３と、関数メモリ１１のサイン表のランチ
を制御するためのＳＬと、逆数表のラッチ（関数メモ１
月２−１）を制御するためのＩＮＬ指令と、指数表のラ
ッチ（関数メモリ１２−２ ’）であるＥＸＬ指令と、
対数表のラッチ（関数メモリ１２３）を制御する指令で
あるＬＬ指令と、デジタル−アナログコンバータ１３へ
のラッチを制御するＤＡＣ指令とである。

書き込みデータバス（ＷＤＢ）２２において得られ且つ
ラッチさるべき情報は表■における多数の指令を含んで
いる。

これらの指令は加算器１０の出力を読み取るためのＡＤ
ＲＤと、乗算器９の出力を読み取るためのＭＲＤと、サ
イン表（メモリ１１）の出力を読み取るためのＳＲＤと
、逆数表（メモリー１２−１ ）からの出力を読み取る
ためのＩＮＲＤと、逆数表（メモリ１２−１ ）の桁移
動数を読み取るためのｌＮ５ＣＬと、指数表（メモリ１
２−２）の出力を読み取るためのＥＸＲＤ指令と、指数
表（メモリ１２−２）の桁移動数を読み取るためのＥＸ
ＳＣＬと、対数表（メモ！Ｊ１２−３）からの出力を読
み取るためのＬＲＤと、振巾制御ユニット５からの振巾
インデックスＡを読み取るためのＡＭＰＲＤと、スペク
トル制御ユニット６からの比率インデックスＩを読み取
るためＲＡＴＲＤとである。

初期メモリから次の番号を読み取るための指令ＩＮＩＲ
Ｄについては既に説明した。

Ｄ／Ａコンバータ１３の内容をサンプル・ホールド回路
１４にゲートするために指令Ｓ／Ｈが表Ｉに作られる。

このＳ／Ｈ指令は表Ｉのシーケンスの１回の実行当たり
に１度生じ、従ってサンプル・ホールド回路を１９．５
３１×１０３Ｈ２の周波数で作動せしめる。

表Ｉのシーケンスの反復 シーケンスＳ１においては、スクラッチパッドメモリの
位置Ａ１の内容がアドレスされてＡＬＬ信号によりラッ
チ３１ヘラツチされる。

Ｓ２においては、スクラッチパッドメモリの位置ＤＡＩ
の内容がアドレスされそしてＡＬ２信号によって加算器
ラッチ３２ヘラツチされる。

第２図の加算器３３はラッチ３１及び３２の内容の和を
形成する。

Ｓ３においては、加算の結果がラッチ３４にストアされ
（ＡＤＲＤ信号により）、スクラッチパッドメモリの位
置Ａ１にストアされ、そしてサイン表ランチ３８にスト
アされる（ＳＬ信号によりニステップＳ４乃至Ｓ６にお
いては、スクラッチパッドメモリの位置Ａ２とＤＡ２と
の内容が加算されそしてＡ２位置に戻される。

ステップＳ７乃至Ｓ９においては、Ａ３とＤＡ３との内
容が加算されそして位置Ａ３に戻される３ＳＩＯにおい
ては、Ｓ３で開始されたサイン表の調査の結果が第２図
のラッチ４０及びスクラッチパッドメモリのＴＩ位置ヘ
ラツチされる。

この時にはメモリのＴＩ位置が５ｉｒｌ（ＡＩ）をスト
アする。

Ｓ１１においては、Ｓ６で決定された和のサイン表の調
査がサイン表メモリ１１０入力にラッチされる。

Ｓ１２乃至Ｓ１４においては、上記した型式の加算が実
行されそしてその結果がスクラッチパッドメモリのＡ４
位置にストアされる。

Ｓ１５乃至Ｓ１７においては、別の加算が上記した様に
して行なわれる。

８１８においては、Ｓ１１で開始されたサイン表の調査
の結果が乗算器９への入力となる。

この乗算器は今や５ｉｎ（Ａ２）を表わす値を有してい
る。

Ｓ１９においては、スペクトルインデックス■の値がス
ペクトル制御ユニット６からアクセスされそしてスクラ
ッチパッドメモリの位置Ｔ２及び乗算器９の他の乗算入
力へ人力される。

Ｓ２０においては、２９に等しい位置に２９の内容がス
クラッチパッドメモリからアクセスされそして２９個の
ステップの部分乗算を示すため第３図の乗算制御蓄積装
置５５にストアされる。

乗算器９はＣＬＫ信号の８サイクル後まで積が得られな
い様にＣＬＫ信号の周波数の４倍で作動する。

８第目のクロックサイクルは８２８中に生じる。

ＭＲＤ指令は実際にはＳ３０において生じそして積を第
３図の蓄積装置５４にラッチし且つＷＲＤバス２２にお
いてその積を得られろ様にする。

乗算動作が８２０と８３０との間で生じる間に、その他
の機能が第１図の楽器によって達成される。

Ｓ２１においては、Ａ３の内容がサイン表メモリ１１に
送られる。

Ｓ２２においては、Ｔ２にストアされたスペクトルイン
テックス値■が、ｌｏｇ（Ｉ）を得るため対数表メモリ
１２−３に送られる。

Ｓ２３乃至Ｓ２７においては、”ＮＯＰ“指称によって
示された様に動作は何も行なわれない。

Ｓ２３乃至Ｓ２７からのこれらの“ＮＯＰ“指令は乗算
器にその動作を終わらせるために用いられる。

、８２８においては、５ｉｎ（Ａ３）がＴ５にストアさ
れる。

Ｓ２９においては、ｌｏｇ（Ｉ）がＴ３にストアされる
。

Ｓ３０においてはｌ５ｉｎ（Ａ２）がＴ４にストアされ
る。

Ｓ３１乃至Ｓ３３においては、ＮＸ ｌｏｇ（Ｉ）の乗
算が開始され、この乗算は８つのステップを含んでおり
、そして整数の乗算である。

表Ｉのシーケンスの反復を以下に同様に続けるが、次の
ものが強調すべき動作である。

Ｓ３５においては、ｓｉｎ （Ａ Ｉ ） ＋Ｉ ｓｉ
ｎ （Ａ２ ）の量がＡ１にストアされる。

８３８においては、Ｓ３１乃至Ｓ３３で示された乗算の
結果が得られそして累乗数Ｎ ｌｏｇ（Ｉ）まで〃ｅ“
を累乗するのを開始するため指数表メモリ１２−２に送
られる。

Ｓ４１乃至８４３においては、ｌ５ｉｎ（Ａ４）の乗算
が開始される。

この乗算は８個のＣＬＫサイクルを必要とする２９個の
ステップの部分乗算である。

Ｓ５２においては、Ｓ４１乃至Ｓ４３に示された乗算の
結果が得られそして５ｉｎ（Ａ３）に加えられる。

Ｓ５３においては、８３８で開始された要求の結果とし
て、ＩＮの値がメモ！Ｊ１２−２からの出力に得られる
。

Ｓ５３乃至Ｓ５５においては、■ と ｓｉｎ （Ａ３ ） ＋Ｉ ｓｉｎ （Ａ４ ）との乗
算が、指数メモリ１２−２によりＳ５５において決定さ
れた桁移動数でもって必要とされる。

８５８においては、コンバータ１３の出力のサンプルを
オーテイオ出力装置（第１図）へ与えるためにＳ／Ｈが
サンプル・ホールド回路１４に送られる。

表■のシーケンスの第１の反復が行なわれる場合にはコ
ンバータ１３からの出力がＯである。

表■のシーケンスの第２の又はその後の反復が行なわれ
る場合には８５８においてサンプルされた値が、表■シ
ーケンスによるその手前の反復によって決定された値で
ある。

上記その手前の反復におＬ・て決定された値は５１１６
（即ち表■シーケンスの上記その手前の反復の最終ステ
ップ）においてコンバータ１３にラッチされる。

Ｓ／Ｈ指令はＤＡＣ信号から調時状態で（例えばＤＡＣ
がコンバータ１３に成る値をランチしたよりも５８個以
上のＣＬＫクロックパルスの後に）除去される様に８５
８の位置に現われる。

この様にして、コンバータ１３は不所望な過渡状態を生
じることなくアナログ出力信号を与える様にデジタルア
ナログ変換を行なうに充分な時間を有する。

Ｓ６４においては、Ｓ５３乃至Ｓ５５において示された
乗算の結果が得られる。

Ｓ６９においては、００）式の分子の完全な値がスクラ
ッチパッドメモリのＴ１位置にストアされる３Ｓ７６乃
至５１１６においては、（１０）式の分母に対する残り
の計算が行なわれる。

Ｓ７６乃至８７８に於いては、スペクトルインデックス
■が５ｉｎ（Ａ５）によって乗算され、倍数２によって
乗算され、００）式の分母の右側の項が形成される。

Ｓ７９及びＳ８０に於いては、００）式の分母の左側の
２つの項の和を作るために量１．０が量■２に加えられ
る。

この加算の結果が加算器１０に戻され、Ｓ８７に於いて
乗算が終了した時に分母の右側の項へ加えられる。

８８８に於いて加算器からの出力として完全な分母が得
られる。

この分母の逆数をメモリ１２−１から表調査することが
８８８に於いて開始されそしてその逆数が８９６及びＳ
９７の乗算に利用できるようになる。

この逆数分母と上記分子の乗算がＳ８９．Ｓ９６及びＳ
９７に於いて開始される。

５１０５乃至５１０７に於いては、振巾インデックスＡ
（振巾制御ユニット５から得られた）による乗算が開始
される。

８１１６に於いては、上記乗算の結果が得られそしてそ
の積が第１図のデジタル−アナログコンバータ１３に送
られる。

この時に、表■シーケンスの反復が完了する。

第６図に於いては、カウンタ８２がカウント１１６にな
りそして１２８０カウントまで計数を続ける。

その後、カウンタ１２８が零カウントに於いて再びカウ
ントを開始し且つ表■シーケンスの新たな反復を開始さ
せる。

表■シーケンスの反復は完全な波形即ち音響が作られる
まで続けられる。

吹奏楽器状の音に対する表■シーケンスの例吹奏楽器状
の音を作るためには、ＦＣ及びＦｍＯ値が周波数４４０
Ｈｚに等しいように選択される。

表１シーケンスのサンプリング速度は１９５３１．２５
Ｈｚであり、これはサンプル当たり５１．２マイクロ秒
のサンプリング周期に対応する。

倍音の数Ｎは８に選択される。

第１２図、第１３図及び第１４図に関して説明した表示
法を用いると、振巾インデックスＡは（０，０）（３０
，１，０）（２８０，１，０）（３３０，０）と定めら
れそしてスペクトルインデックス■は（０，０）（３０
，０，８２）（２８０，０，８２）（３３０゜０）と選
択される。

始動シーケンス中は第１図の初期データメモリＴが次の
定数、即ち８に等しいＮと、３１に等しいに３１と、２
９に等しいに２９と、１６に等しいに１６と、１．０に
等しいに１と、−０，２５に等しいＡ５と、−１に等し
いＴ１と、２に等しいＳとを与える。

Ａ１．Ａ２．Ａ３及びＡ４は全て０に等しい。

上記したように−０，２５の値を用いることは（２）式
の分母のコサイン関数を００式に示されたサイン関数に
変換する。

この変換は次のように行なわれる。

通常、正弦波の領域は−１乃至＋１の範囲を持ってＯと
２πとの間である。

第１図のサイン表１１が２進数によって示されるので、
角度をラジアンではなくて、回転に関して表わすことが
便利である。

従って角度は−１から千１までとなる（−π乃至」−π
のラジアン角度に対応している）６従って−０．２５の
角度は一π／２に相当し、これは＋５ｉｎ（ｘ）を−ｃ
ｏ３０ｃ）に変換するのに要する角度である３π／２の
等個物である。

始動シーケンス中、スクラッチパッドメモリ８の位置Ｄ
Ａｌ乃至ＤＡ５には次のような数（２進表示）がロード
される。

ＤＡＩ←０．０４５０５６ ＤＡ２←０ ＤＡ３←０．４０５５０４ ＤＡ４←０．３６０４４８ ＤＡ５←０．０４５０５に れらのＤＡＩ乃至ＤＡ５の数は周波数４４０Ｈｚから出
て来る。

（ＤＡＩ及びＤＡ２に対しては）１秒中に、４４０回転
させねばならずそして１回転が−１から＋１までの角度
のスイープ（２単位の全スイープ）に対応しているので
、各サンプルに於いて角度に加えなければならない量は
２＊周波数／サンプリング速度、即ち２＊４４０／１９
５３１．２５であり、これは０．０４５０５６（ＡｌＩ
３．０４５０５６）に等しい。

同様に、角度θ−βに対しては４４０−４４０即ち零（
Ａ２←０）である。

角度θ＋Ｎβに対しては、２＊（す４４０−８＊４４０
）／１９５３１．２５＝−０，４０５５０４が用いられ
る。

負の角度を用いた理由は、この正弦波を減算しなげれば
ならず装置が減算ハードウェアを持っていないからであ
る。

ｓｉｎ （−ｘ ） ＝ −５ｉｎ（ｘ）ということが
わかっているから、角度を単に負にするだけで正弦波を
負にすることができよう。

角度θ＋（Ｎ−１）βに対しては２ （４４０＋７＊
４４０）／ １９５３１．２５＝０．３６０４４８が得られる。

上記始動シーケンスによれば、表■シーケンスの初めの
反復（Ｉｔ（１））が次の表Ｈに示されている。

表 ■ １ （Ａ１）→ＡＬＩ：０→ＡＬＬ ２ （ＤＡＩ）→ＡＬ２：０．０４５０５６→Ｌ２ ３ ＡＤＲＤ→（ＡＩ ） →ｓＬ：０．０４５０５６→（
Ａ１）→サイン表アドレス ４ （Ａ２ ）→ＡＬＩ 二 ０−）ＡＬＬ５ （ＤＡ２）→ＡＬ２：０→ＡＬ２（これ はＦｒ１．Ｉ−Ｆｏ従ってＦｍ−Ｆｏ＝Ｏであるから零
である） ６ ＡＤＲＤ−＋（Ａ２）： ｏ−＋（Ａ２）７ ８ （Ａ３）→ＡＬ １ ： ０−＋ＡＬ １（ＤＡ３）
→ＡＬ２ 二 −０，４０５５０４→ＡＬ２ ９ ＡＤＲＤ→（Ａ３ ）ニー０．４０５５０４→（Ａ３） ＩＯ ８ＲＯ−）（Ｔ Ｉ ） ： ５ｉｎｅ（０，０４５０
５８回転−０，１，４１０７５４０８→（ＴＩ）ｌｌ １２ １３ （Ａ２）→ＳＬ：０→サイン表アドレス （Ａ４）→ＡＬ １ ： ０−）ＡＬｌ （ＤＡ４）→ＡＬ２：０．３６０４４８→Ｌ２ １４ ＡＤＲＤ→（Ａ４）：０．３６０４４８→（Ａ４） １５ １６ （Ａ５）→ＡＬＩニー０．２５→ＡＬＩ （ＤＡ５）→ＡＬ２：０．０４５０５６→Ｌ２ １７ ＡＤＲＤ→（Ａ５ ）ニー０．２０４９４４→（Ａ５） １８ ＳＲＤ→（Ｔ２）→ＭＬＩ：０→（Ｔ２）→乗算器 ９ ＲＡＴＲＤ→（Ｔ２）→ＭＬ２：Ｏ→ （Ｔ２）→乗算器 ２０ （Ｋ２９）→ＭＬ３：２９→乗算器シフ トカウンタ ここで手順を中断しそして制御関数と乗算器の桁移動数
とに関してビットを説明することが適当である。

先ず、乗算器の桁移動数は乗算に於けるステップの数で
ある。

例えば、１６ビツト×１６ビツトの完全な乗算を行なう
ためには３１のステップを要する。

各１６ビツト数は２の補数の符号付き数であると考えら
れ従って３０個の有効（２進）デジットと１個の符号ビ
ットしかなく全部で３１であるので、３２ステツプでは
なくて３１ステツプを要する。

この場合、２ピツトの整数部と１３ビツトの小数部と（
１ビツトの符号と）を持つような数が所望され、従って
２９のみの乗算器シフトカウントが指定され、これは結
果を４で除算することに類似している。

これは仮想小数点の左への２つの２進位置を与える。

スライドする２進固定小数点と称されるものに於いて作
動が行なわれる。

制御関数については、比率（インデックス）関数の区分
的リニアセグメントの第１セグメントが３０ミリ秒の長
さでありそして零から０．８２になる。

１９５３１．２５Ｈｚのクロック速度に於げる３ ０
ミＩＪ秒は約５８６サンプルであり、従って各サンプル
に於いては、比率が０．８２１５８６即ち０．００１３
９９３１７４１だけ大きくなる。

然し乍ら、この第１サンプルに於いてはこの比率が零で
ある。

Ｓ２１ （Ａ３）→ＳＬニー０．４０５５０４＋サイ
ン表アドレス Ｓ２２ （Ｔ２）→ＬＬ：０→対数表アドレス零の対
数が一■であることに注意されたい。

これを考慮するため、対数表は（出来るだけ無限大に接
近した）最小の負の数に戻る。

この対数表は４．０のように大きな数を得るように設定
される。

これは１６ビツト２進数に於いては小数点が第３ビツト
と第４ビツトとの間にあると考えねばならない。

４．０の対数は１．３８６２９４３６であり且つ２↑（
−１６）の対数は−９，７０４０６０５３である（これ
は１６未満である）ので、対数表の出力の２進小数点は
第４ビツトと第５ビツトとの間になげればならない。

２８ ＳＲＤ→（Ｔ５）： ５ｉｎｅ（−、４０５５０４回転＝ −０．９５８２５７３９→（Ｔ５） ２９ ＬＲＤ→（Ｔ３）： 負の数 ｌｏｇ（０）→−■最小の ３０ ＭＲＤ→（Ｔ４）→ＡＬＩ ： Ｏ＊Ｏ＝０→（Ｔ４）
→加算器ランチ Ｓ３１ （Ｔ３）→ＭＬＩニー■→乗算器ラッチＳ３
２ （Ｎ）→ＭＬ２：８→乗算器ランチＳ３３ （
Ｋ１６）→ＭＬ３：１６→乗算器ステップカウント １６のステップカウントは整数乗算となろう。

Ｎは小数（１，０未満）ではなくて整数（■、０より犬
）であるから、必要とされるものは整数の乗算である。

乗算器が３１ビツトの積を生じると（・うことを想起さ
れたい。

どの１６ビツトを出力として取り出すかを選択しなげれ
ばならない。

低順位め１６ビツトを選択した場合には乗算が整数乗算
であり、そして小数点はこの低順位ビットの右にあると
考えられる。

高順位の１６ビツトを選択した場合には、乗算が小数乗
算であり、小数点は符号ビットの右にあると考えられる
。

３１のステップカウントは高順位ビットを与えそして１
６のステップカウントは低順位ビットを与える。

この実施に於いてはＮの最大値が２５でありそして最大
の対数が−９，７０４０６０５３であるので、この乗算
の最大の結果は約−２５０となろう。

これは８ビツトの整数部を必要とし、従って厳密に８の
桁移動数が８ビツトの整数部、７ビントの小数部及び１
ビツトの符号を与える。

もちろん指数表は整数部と小数部とのこのつり合いを受
は入れるように準備されねばならない。

Ｓ ３４ （Ｔ Ｉ ）−）ＡＬ ２ ： ５ｉｎｅ
（０，０４５０５６）＝０．１４１０７５４０３→加算
器ラツチＳ３５ ＡＤＲＤ→（Ｔｌ）：Ｏ＋ ０．１４１０７５４０３＝ ０．１４１０７５４０３→（Ｔ１） ３６ （Ａ４）→ＳＬ： ン表アドレス ０、３６０４４８→サイ ３８ ＭＲＤ→（Ｔ４）→ＥＸＬニー■を何倍 してもいぜん−■である→指数表アドレ ス ５４１ （Ｔ２）→ＭＬ２：０→乗算器 ４２ ＳＲＤ→（Ｔ４）→ＭＬＩ： ５ｉｎｅ（０，３６−０４４８） 、９８５４２５４１２→乗算器 ４３ （Ｋ２９）→ＭＬ３：２９ステップ、整 数部に対して２つの２進位置を与える ４４ （Ａ５）→ＳＬ： イン表アドレス ２０４９００→す ５０ （Ｔ５）→Ａ Ｌ １ ： Ｂｉｔｅ（Ａ ３−−４０
５５０４）５ ．９５６２５７３９→加算器ランチ１ ５１ Ｓ ＲＯ−”（Ｔ ５ ） ： ５ｉｎｅ（Ａ ５．２
０４９４４） 、６００２７９５２７ ５２ ＭＲＤ→（Ｔ４）→ＡＬ２： ０＊、９０５４２５４１２＝Ｏ→加算器 ランチ ５３ ＥＸＲＯ→（Ｔ４）→ＭＬＩ： 数は零であり従って０１乗算器 ωの指 Ｓ５４ ＡＤＲＤ→（Ｔ４）→ＭＬ２：、９５６２５
７３９＋Ｏ＝ 、９５６２５７３９→乗算器 ８５５ ＥＸＳＣＬ→（Ｔ４）→ＭＬ３ニステップカ
ウントとして指数倍率を用いる 複数の動的範囲はかなり大きいので、指数表は小数だけ
でなくて桁移動数をも出力し、即ち厳密に云えば乗算器
のステップカウントへ至る正しいフォーマントを出力す
る。

これはこれらの変換表のためのいわば“浮動小数点“の
表現を与える。

さもなくば、１６ビント整数演算を伴なった逆数及び指
数を含んだ動的範囲を取り扱うことが不可能である。

変換表にストアされた余分の桁移動数がこの余分の動的
範囲を与えそして乗算自体は乗算器に於いて行なわれる
。

Ｓ６４ ＭＲＯ→（Ｔ４）→ＡＬＬ：Ｏ＊任意数−〇
→加算器 Ｓ６５ （Ｔ２）→ＭＬＩ：Ｏ→乗算器Ｓ６６ （
Ｔ２）→ＭＬ３：比率を再び平方するＳ６７ （Ｋ２
９）→ＭＬ３：整数部に対する２つの２進点 ６８ （Ｔ１）→ＡＬ ２ ： ５ｉｎｅ（Ａ Ｉｏ、０４５
０５６ ）＝０．１４１０７５４０３→加算器 ６９ ＡＤＲＤ→（ＴＩ）：０＋ ０．１４１０７５４０３− ０、１４１０７５４０３→（Ｔ１） ７６ ＭＲＤ→（Ｔ４）→ＡＬＩ：０に何を乗 算してもいぜん零である→加算器 ７７ （Ｔ ５ ）−＋ＭＬ １ ： ５ｉｎｅ（Ａ ５．２
０４９４４）− 一、６００２７９５２７→加算器 ７８ に２９→ＭＬ３：２９ステツフ、 位置を与える ２つの ７９ （Ｋ１）→ＡＬ２：１０→加算器（符号 ビット以外は全部１） ８０ ＡＤＲＤ→（Ｔ４）→ＡＬＬ ： Ｏ＋１−１→再び加
算器 ８７ ＭＲＤ→（Ｔ４）→ＡＬ２：Ｏに何を乗 算してもいぜん零である、Ｏ→加算器 ８８ ＡＤＲＤ→（Ｔ４）→ＩＮＬ：０＋１− １→逆数表アドレス ８９ （Ｔ１）→ＭＬＩ：０゜１４１０７５４０３→乗算器（
分子） ９６ ＩＮＲＤ→（Ｔ４）→ＭＬ２：１．０の逆数は１．０従
って１．０→乗算器 ９７ ＩＮＳＣＬ→（Ｔ４）→ＭＬ３：３１の 倍率はこの時表から出て来る １０５ ＭＲＤ→（Ｔ４）→ＭＬＩ：商を得る （分子と分母の逆数との積） １０６ Ａ１０６Ａ→（Ｔ４）→ＭＬ２：初め零 である振巾倍率を得る、従って０１乗算 器 １０７ （Ｋ３１ ）→ＭＬ３：小数の完全な乗算５１１６
ＭＲＤ→（Ｔ４）→ＤＡＣ：０＊任意数−〇従って０→
ＤＡＣ，第１サンプルは 零である 第１の反復Ｉｊ（１）の結果は第１図のコンバータ１６
にＯをゲートせしめ、従ってＩｔ（１）に於ける電圧■
は零に等しい。

この第１の反復の後のスクラッチパッドメモリの位置Ａ
１・・・・・・Ａ４は次の通りである。

ＡＩ＝０．０４５０５６ Ａ２＝Ｏ Ａ３＝−０，４０５５０４ Ａ４＝０．３６０４４８ Ａ５＝−０，２０４９４４ 表■シーケンスの第２の反復Ｉｔ（２）は次の表■に示
した通りである。

表 ■ １ （Ａ１）→ＡＬＩ：０．０４５０５６→ ＬＩ ２ （ＤＡＩ）→ＡＬ２：０．０４５０５６→Ｌ２ ３ ＡＤＲＤ→（Ａ］）→ＳＬ： ０．０９０１１２→（Ａ１）→サイン表アドレス ４ ５ ６ ７ （Ａ２）→ＡＬ１ ： Ｏ−＋ＡＬ１ （ＤＡ２）→ＡＬ ２ ： ０−＋ＡＬ ２ＡＤＲＤ→
（Ａ２ ）： ０→（Ａ２） （Ａ３）→ＡＬＩ ニー０．４０５５０４→ＬＩ ８ （ＤＡ３）→ＡＬ２ニー０．４０５５０４→ＡＬ２ ９ ＡＤＲＤ→（Ａ３ ）ニー０８１１００８→（Ａ３） ｌ０ ８ＲＤ→（Ｔｌ）： ５ｉｎｅ（０，０９０１１２）＝ ０．２７９３２８９７６→（ＴＩ） １ｌ （Ａ２）→ＳＬ： Ｏ＋サイン表アドレス １２ （Ａ４）→ＡＬＬ：０．３６０４４８→ ＬＩ １３ （ＤＡ４）→ＡＬ２： Ｌ２ ０．３６０４４６→ １４ ＡＤＲＤ→（Ａ４）： （Ａ４） ０．７２０８９６→ １５ （Ａ５）→ＡＬＩニー０．２０４９４４→ＬＩ １６ （ＤＡ５）→ＡＬ２： Ｌ２ ０．０４５０５ ６→ １７ ＡＤＲＤ→（Ａ５ ） ： →（Ａ５） ０．１５９８８８ １８ ＳＲＤ→（Ｔ２）→ＭＬＩ： →乗算器 ０→（Ｔ２） Ｓ１９ ＲＡＴＲＤ→（Ｔ２）→ＭＬ２：０．００２
７９８６３４８２→乗算器 前記したように、比率（インデックス）関数の区分的リ
ニアセグメントのこの第１セグメントは３０ミリ秒の長
さでありそして零から０．８２へ至る。

１９５３１．２５Ｈｚのクロック速度に於ける３０ミリ
秒は約５８６ザンプルであり、従って各サンプルに於い
てはこの比率が０．８２１５８６ 即ち０．００１３９
９３１７４またげより大きくなる。

Ｓ２０ （Ｋ２９）→ＭＬ３：２９→乗算器シフトカ
ウント ２１ （Ａ３）→ＳＬニー０．８１１００８→サイン表アドレ
ス ２２ （Ｔ２）→ＬＬ：１（２）＝ ０．００２７９８６３４８２→対数表アドレス ２８ ＳＲＤ→（Ｔ５）： ５ｉｎｅ（−−８１１００３） ＝ ０．５５９４６１４３１→（Ｔ５） ２９ ＬＲＤ→（Ｔ３ ） ： ｌｏｇ（０，００２７９８６３４８２）＝−５，８７８
６２３５４ 対数出力の整数部には４つの位置がある ことに注意されたい。

３０ ＭＲＤ→（Ｔ４）→ＡＬＩ：０＊任意数 −〇→（Ｔ４）→加算器ラッチ ３１ （Ｔ３）→ＭＬ１ 乗算器ランチ ニー５．８７８６２３５４→ ３２ （Ｎ））Ｍ Ｌ ２ ： ８→乗算器ランチ３３ （Ｋ１６）→ＭＬ３：１６→乗算器ステ ップカウント ３４ （Ｔ１）→ＡＬ ２ ： ５ｉｎｅ（０，０９０１１２
）＝０．２７９３２８９７６→加算器ランチ５３５ ＡＤＲＤ→（ＴＩ）：Ｏ十 ０．２７９３２８９７６− ０、２７９３２８９７６→（Ｔ１） （Ｔ１）に分子を累算する ３６ ３８ （Ａ４）→ＳＬ： ン表アドレス ０．７２０８９６→サイ ＭＲＤ→（Ｔ４ −５．８７８６２ ４７．０２８９ ）→ＥＸＬ： ３５４＊８ ８８３→指数表アドレス ここでは８ビツトの整数部が得られ、従ってこの数はオ
ーバーフローしないことを思想されたい。

４１ ４２ （Ｔ２）→ＭＬ２ １乗算器 ： ０．０３２７９８６３４８２ ＳＲＤ→（Ｔ４）→ＭＬＩ： ５ｉｎｅ（０，７２０ｓ ９６ ） − ，７６８７１５９２７→乗算器 ４３ （Ｋ２９）→ＭＬ３：２９ステップ、整 数部に２つの２進位置を与える ４４ （Ａ５）→ＳＬ： イン表アドレス ５ ８８８→す ５０ （Ｔ５）→ＡＬ １ ： ５ｉｎｅ（Ａ３＝、１１００
３）＝ 、５５９４６１４３１＋加算器ランチ ５１ ＳＲＤ−）（Ｔ５ ）： ５ｉｎｅ（Ａ５＝、１５９８
８８）＝ 、４８１４４５３８８ ５２ ＭＲＤ→（Ｔ４）→ＡＬ２： ０．７６８７１５９２７＊ ０．００２７９８６３４８２− 〇、００２１５１３５５１６→加算器 ５３ ＥＸＲＤ→（Ｔ４）→ＭＬＩ： ｅ↑（−４７，０２８９８８３）＝本質的に零、従って
０１乗算器 ５４ ＡＤＲＤ→（Ｔ４）→ＭＬ２： 、５５９４６１４３１＋ ０．００２１５１３５５１６＝ 、５５７３１００７６→乗算器 ５５ ＥＸＳＣＬ→（Ｔ４）→ＭＬ３ニステッ プ・カウントとして指数の桁移動数を用 いる ６４ ＭＲＤ→（Ｔ４）→ＡＬＬニ ー〇→加算器 Ｏ＊任意数 ６５ （Ｔ２）→ＭＬ１ ： ０．００２７９８６３４８２（
比率■（２）１乗算器 ６６ （Ｔ２）→ＭＬ２：再び比率を平方する ６７ （Ｋ２９ ）→ＭＬ３：整数部に対して２つの２進点 ６８ （Ｔ １ ）→ＡＬ２ ： ５ｉｎｅ（Ａ１−０．０９
０１１２ ）＝０．２７９３２８９７６→加算器 ６９ ＡＤＲＤ→（ＴＩ）：０＋ ０．２７９３２８９７６ ０．２７９３２８９７６→（Ｔ１） ７６ ＭＲＤ→（Ｔ４）→ＡＬＩ： ０．００２７９８６３４８２↑２＝ ０．０００００７８３２３５６８６ ７７ （Ｔ ５ ） →ＭＬ １ ： ５ｉｎｅ（Ａ ５−＋
、１５９８８８）＝ 、４８１４４５３０８→乗算器 ７８ に２９→ＭＬ３： 位置を与える ２９ステツプ、 ２つの ７９ （Ｋ１）→ＡＬ２：１．０→ａｄｄｅｒ （符号ビット
以外全て１） Ｓ８０ ＡＤＲＤ→（Ｔ４）→ＡＬＬ：１＋０．０Ｏ
Ｏ００７８３２３５６８６＝ １．０００００７８３２５６８６→加算器１５ビツトの
小数に含まれた最小量数は約０．００００１５であるか
ら、数 ０．０００００７８３２３５６８６は零に切り捨てられ
るという事に注意されたい。

ここでは解説の目的としてこれを行なうに過ぎない。

次に続く計算に於いてはこれを零とし、従って加算器の
出力は正解に１である（この場合は）。

８８７ ＭＲＯ→（Ｔ４）→ＡＬ２：０．００２７
９８６３４８２＊ （−，４８１４４５３０８） ０．００１３４７３８９６→加算器 ８８ ＡＤＲＤ→（Ｔ４）→ＩＮＬ： ０．００１３４７３８９６＋１＝ 、９９８６５２６１→逆数表アドレス ８９ （Ｔ１）→ＭＬＩ ： ０．２７９３２８９７６→乗算
器（分子） ９６ ＩＮＲＯ→（Ｔ４）→ＭＬ２： ０．９９３６５２６１の逆数は １．００１３４９２１→乗算器 ５９７ ＩＮＳＣＬ→（Ｔ４）→ＭＬ３：３０ の倍数がこの時表から出て来る、〉１ １０５ ＭＲＤ→（Ｔ４）→ＭＬＩ：商を得る （分子と分母の逆数との積）： ０．２７９３２８９７６＊ １．００１３４９２１ ＝ 、２７９０５８４９１０６ Ａ１０６Ａ→（Ｔ４）→ＭＬ２：振巾 倍数を得る（正規化倍数と共に）：又 は０．５８０５７７７１５８６− ０．０００９０７４６９２８→乗算器 ５１０７ （Ｋ３１）→ＭＬ３：小数の完全な乗算 ８１１６ＭＲＤ→（Ｔ４）→ＤＡＣ： ０．０００９０７４６９２８＊ ２７９７０５８４９ ０．０００２５３８２４４６５ 上記した反復Ｉｔ（１）及びＩｊ（２）の後に次の反復
Ｉｔ（３）・・・・・・が音響の時間巾に対して実行さ
れる。

吹奏楽器状の音は時間巾が３３０ ミ’Ｊ秒であると指
定されたので、この音は出力波形を形成するためには表
■シーケンスの６．４４５回の反復を要する。

表■シーケンスの反復中に作られた波形が第３図に示さ
れている。

第７図に於いては、全時間巾３３０ ミリ秒を持った全
吹奏楽器状の音の波形が示されている。

この波形の開始部は初めの３０ミリ秒（０，０３秒）中
に生じる。

定状態部分は０．０３秒と０．２８秒との間に存在する
。

減衰部は０．２８秒と０３秒との間に存在する。

第７図の波形の開始部の更なる詳細が第８図に示されて
いる。

第９図に於いては、第８図の波形の拡大図が示されてい
る。

第９図に於いては、表Ｉに関して上記した初めの２つの
反復Ｉｔ（１）及び■ｔ（２）の結果が５１．２マイク
ロ秒のサンプル周期（ＳＰ）で生じそして第９図からの
拡大図に示されている。

第１０図に於いては、第７図の波形の定状態部分の１部
が拡大して示されている。

第１１図に於いては、この波形の減衰部が詳細に示され
ている。

第７図乃至第１１図に示された出力波形を形成するため
には表■シーケンスの６．４４５回の反復が実行される
。

第７図乃至１１図の波形によって示された型式の信号が
、オーディオ出力装置１５に与えられた時には、吹奏楽
器状の音を持った音響が聞こえる。

更に別のそして他の実施例 本発明は単音を作り出す多数の色々なシーケンスに関し
て説明されたが多音をも含むものである。

多音の発生は例えば第１図のキーボード３とオーディオ
出力装置１５との間の全回路を２重にする車によって行
なわれる。

この２重化は同時に作り出されるべき色々な音の各々に
対して１つづつ行なわれる。

回路の２重化は可能であるが、多音の同時発生に対して
第１図の回路を時分割することもできる。

時分割を行なった場合には、各音のシーケンス（表■の
型式の）に対する反復が各音のサンプリング周波数を充
分、に高くして（例えば１６ＫＨｚ）、良質の音の発生
をなす様に行なわれる事が必要である。

上記表■に述べられた特定シーケンスは特別に長いもの
であり、従って実行するのに長時間を要する。

前記（１）乃至（７ｂ）式の他のものに基づいたシーケ
ンスはより短い時間で実行することができ、従ってより
高い効率で多音を発生するのに用いることができる。

本発明は好ましい実施例を参照して特に説明したが、本
発明の範囲及び精神から逸脱せずにその形態及び細部に
色々な変更がなされ得るという事は当業者にとって明ら
かであ６５゜

【図面の簡単な説明】

第１図は本発明の方法を実施した楽器の電気回路図、第
２図は第１図の楽器の１部を形成する加算器並びに第１
及び第２関数メモリの電気回路図、第３図は第１図の楽
器の１部を形成する乗算器の電気回路図、第４図は第１
図の楽器の１部を形成する振巾制御ユニット（及びスペ
クトル制御ユニット）の電気回路図、第５図は第１図の
楽器の１部を形成する初期データメモリの電気回路図、
第６図は第１図の楽器の１部を形成する制御ユニットの
電気回路図、第７図はオーディオ出力への信号であって
且つ第１図の楽器により発生された１つの音を表わす波
形の図、第８図は第７図の波形の開始部分の拡大図、第
９図は第８図の波形の１部の拡大図、第１０図は第１図
の波形の定状態部分の１部を拡大した図、第１１図は第
７図の波形の減衰部分の拡大図、第１２図は吹奏楽器状
の音ニ対して時間ｎの関数としてスペクトルインデック
ス■を表わした波形の図、第１３図は吹奏楽器状の音に
対して時間ｎの関数として振巾インテンクスＡを表わし
た波形の図、そして第１４図は第１２図のスペクトルイ
ンデックスと第１３図の振巾インデックスとを用いて形
成された吹奏楽器状の音の８つの倍音を表わす波形の図
である。 ３・・・・・・キーボード、４・・・・・・制御ユニッ
ト、５・・・・・・振巾制御ユニット、６・・・・・・
スペクトル制御ユニット、γ・・・・・・初期データメ
モリ、８・・・・・・スクラッチバンドメモリ、９・・
・・・・乗算器、１０・・・・・・加算器、１１・・・
・・・第１関数メモリ、１２・・・・・・第２関数メモ
リ、１３・・・・・・デジタル−アナログコンバータ、
１４・・・・・・サンプル・ホールド回路、１５・・・
・・・オーディオ出力装置。

Claims (1)

1. 【特許請求の範囲】 １ 複数個の周波数成分から成る音響を合成する方法に
   おいて、 周期関数でなる第１関数に対応した第１信号を発生し、 Ｚに周期関数を含み、１／Ｚで表わされる第２関数に対
   応した第２信号を発生し、 時間変化するスペクトルインデックス■を表わす第３信
   号を発生し、 上記第１、第２および第３信号を演算して上記第１関数
   を上記第２関数に従って非リニアに変換した関数を表わ
   し且つ上記スペクトルインデックス■により制御された
   周波数スペクトルを持つ第４信号を形成し、 上記第４信号にもとづき音響を作り出すことを特徴とす
   る音響を作り出す方法。 ２ 複数個の周波数成分から成る音響を合成する方法に
   おいて、 周期関数でなる第１関数に対応した第１信号を発生し、 指数項に周期関数を含む指数関数でなる第２関数に対応
   した第２信号を発生し、 時間変化するスペクトルインデックス■を表わす第３信
   号を発生し、 上記第１、第２および第３信号を演算して上記第１関数
   を上記第２関数に従って非リニアに変換した関数を表わ
   し且つ上記スペクトルインデックス■により制御された
   周波数スペクトルを持つ第４信号を形成し、 上記第４信号にもとづき音響を作り出すことを特徴とす
   る音響を作り出す方法。