JPS584456A - 被試験体の布線系列障害解析方式 - Google Patents
被試験体の布線系列障害解析方式Info
- Publication number
- JPS584456A JPS584456A JP56102863A JP10286381A JPS584456A JP S584456 A JPS584456 A JP S584456A JP 56102863 A JP56102863 A JP 56102863A JP 10286381 A JP10286381 A JP 10286381A JP S584456 A JPS584456 A JP S584456A
- Authority
- JP
- Japan
- Prior art keywords
- data
- test
- series
- wiring
- bin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子交換機における回路基板等の被試験体の端
子ピン間に配線された布線系列の断線、ショート等の障
害解析を行う布線系列の障害解析方式に関し、特に障害
解析を計算機を利用して処理できるようにしたものであ
る。
子ピン間に配線された布線系列の断線、ショート等の障
害解析を行う布線系列の障害解析方式に関し、特に障害
解析を計算機を利用して処理できるようにしたものであ
る。
従来、被試験体の導通検査に際し、その各端子ピン間に
所定のパターンで配線された布線系列の障害解析を行う
場合は、布線試験装置により各端子ピンを第1番目のピ
ンと他の全てのビン、第211のビンと他の全てのビン
と奮うようにスキャニングし、これによりeられえ各端
子ビン同志の区間データと導通検査用テストブーグラム
データとを比較してテスシ結果を取出す、このテスF結
果から得られる布−系列ow@は、轟該布−系列に障害
があると言うだけで、布−系列のどのビン区間にトラブ
ル、例えば[1mが生じているのか直IIN断てきない
。
所定のパターンで配線された布線系列の障害解析を行う
場合は、布線試験装置により各端子ピンを第1番目のピ
ンと他の全てのビン、第211のビンと他の全てのビン
と奮うようにスキャニングし、これによりeられえ各端
子ビン同志の区間データと導通検査用テストブーグラム
データとを比較してテスシ結果を取出す、このテスF結
果から得られる布−系列ow@は、轟該布−系列に障害
があると言うだけで、布−系列のどのビン区間にトラブ
ル、例えば[1mが生じているのか直IIN断てきない
。
したがって、この種の障書鱗析に際しては、作業者が紙
面上に書かれ九布線履序デーメを参照しながら障書布−
系列の全てのビン閤をたとえばブザーチェッカによル導
通チェックし、これによシ**0不棗個所をみつけ出す
ようにしていえ。
面上に書かれ九布線履序デーメを参照しながら障書布−
系列の全てのビン閤をたとえばブザーチェッカによル導
通チェックし、これによシ**0不棗個所をみつけ出す
ようにしていえ。
しかし、このような障書解祈方弐には入閣の手作業およ
び判断が介在するため、障害個所0鱗析Klスが生じる
おそれがあるとともに、作業が煩雑とな夛、かつ多くの
人手を要するなどの欠点があった。
び判断が介在するため、障害個所0鱗析Klスが生じる
おそれがあるとともに、作業が煩雑とな夛、かつ多くの
人手を要するなどの欠点があった。
本実−は上記のような従来の問題を第決しえもので、そ
の目的は被試験体の布−系列の陣害餠析を計算機を利用
して行うことによ〉、人−の判断をほとんど必要とせず
に障害個所の判定指示を可能にし、併せて初心者等にお
いても容易に被試験体の不良個所の指摘を可能にした被
試験体0布−系列障害解析方式を提供するにある。
の目的は被試験体の布−系列の陣害餠析を計算機を利用
して行うことによ〉、人−の判断をほとんど必要とせず
に障害個所の判定指示を可能にし、併せて初心者等にお
いても容易に被試験体の不良個所の指摘を可能にした被
試験体0布−系列障害解析方式を提供するにある。
本発明にかかる布−系列の陣書解析方式は、布−試験装
置によ)被試験体の配線がなされている各端子ビンをス
キャニングし、これによp得られる各ビンの区間データ
と正規の布線馴序デーメに対応する導通検査用テストプ
ログラムデータとから注目しているテスト布−系列を中
心にしてこれKll達するすべてのエラーデータを収録
し、該関連エラーデータと障害を発生している系列の陣
害幣析用布線馴序デーメとを中央am装置によ)照合処
理することで断−、シ冒−ト等の系列陣書個所を解析で
きるようにしえものである。
置によ)被試験体の配線がなされている各端子ビンをス
キャニングし、これによp得られる各ビンの区間データ
と正規の布線馴序デーメに対応する導通検査用テストプ
ログラムデータとから注目しているテスト布−系列を中
心にしてこれKll達するすべてのエラーデータを収録
し、該関連エラーデータと障害を発生している系列の陣
害幣析用布線馴序デーメとを中央am装置によ)照合処
理することで断−、シ冒−ト等の系列陣書個所を解析で
きるようにしえものである。
以下、本発明の実施例を図面について説明する。
第imlは本発明にかかる被導通試験体の布−系列障害
解析方式の機能ブロック図を示すものである。同mにお
いて、1紘所定Oパメーンで端子ビン間にワイヤリング
されている導通検査用O被試験体、2拡布−試験装置で
あ〕、前記被試験体1に社、例えば第2IlllK示す
ように行1列方崗に整列した多数on子ビン■、■、・
・・を有し、この任意WLOビン間に所定O層外で配線
を施すことによ)布−系列Lieしb−が形lEされて
−る。
解析方式の機能ブロック図を示すものである。同mにお
いて、1紘所定Oパメーンで端子ビン間にワイヤリング
されている導通検査用O被試験体、2拡布−試験装置で
あ〕、前記被試験体1に社、例えば第2IlllK示す
ように行1列方崗に整列した多数on子ビン■、■、・
・・を有し、この任意WLOビン間に所定O層外で配線
を施すことによ)布−系列Lieしb−が形lEされて
−る。
このようにし九被試験体IK対する布−試験装置8紘−
示しないア〆プメ等を介して各ビン■。
示しないア〆プメ等を介して各ビン■。
■、−・と各別に電気的KII銃で1為構造になってシ
)、そして各ビン■、■、−・はその1!−書号からビ
ン■と働のすべてのビン、ビン■と働のすべてのビンと
言うように布−試験装置2によ)I[&スキャンするこ
とで各す一チ区−〇デーメを亀出すようになっている。
)、そして各ビン■、■、−・はその1!−書号からビ
ン■と働のすべてのビン、ビン■と働のすべてのビンと
言うように布−試験装置2によ)I[&スキャンするこ
とで各す一チ区−〇デーメを亀出すようになっている。
を九、前記*線試験II置雪にはパスライン3を介して
導通検査用テストプ■グツムデーl皇納しえ記憶装置4
およびテスト終了端子ビンのデータを7フイルして重複
データ謙どO不用デーIO消込みを行わせるテスト終了
錫子確vxpaoファイル装置Sがそれぞれ**され、
さらに前記布纏試験装置2には、これから得られる各ビ
ンat−チ区−デーメと前記導通検査用テストプ醒グラ
ムデーメとの比較によ)得られる系列テスト結果(エラ
ーデーりはバスツインコを介して接続し九一連エラーデ
ーメツアイktlkfl@にファイルされるようになり
てお〕、該ファイル装置6は1つのテスト布−系列を中
心にしてこれに一達するすべて0エラーデーメを収録記
録するもので、その駅集処曹は前配布線試験装置2、テ
スFブーグラふデータの記憶装置4jlPよびファイル
装置Sでの論■演算処駕にll!II4される中央魁理
装置(以下CPマと言う)7によ)実行されるようKt
りでいる。
導通検査用テストプ■グツムデーl皇納しえ記憶装置4
およびテスト終了端子ビンのデータを7フイルして重複
データ謙どO不用デーIO消込みを行わせるテスト終了
錫子確vxpaoファイル装置Sがそれぞれ**され、
さらに前記布纏試験装置2には、これから得られる各ビ
ンat−チ区−デーメと前記導通検査用テストプ醒グラ
ムデーメとの比較によ)得られる系列テスト結果(エラ
ーデーりはバスツインコを介して接続し九一連エラーデ
ーメツアイktlkfl@にファイルされるようになり
てお〕、該ファイル装置6は1つのテスト布−系列を中
心にしてこれに一達するすべて0エラーデーメを収録記
録するもので、その駅集処曹は前配布線試験装置2、テ
スFブーグラふデータの記憶装置4jlPよびファイル
装置Sでの論■演算処駕にll!II4される中央魁理
装置(以下CPマと言う)7によ)実行されるようKt
りでいる。
まえ、前記関連エラーデータファイル装置6の出力社障
書第析蟲■羨置80人力儒K11l!されてシ〕、該障
害第析処m装置8の入力側に杜、さらに4)系列の配−
順序デーメK1m幽する障害解析用テストプ蓼グラムデ
ーメを格納し大記憶装置9が接続され、そしてファイル
装置6かもの関連エラーデータと記憶装置−からのエラ
ーを発生している注1系列の布線原産デー!(解析用デ
ータ)とをl&IIII置8で隙装鶏運することにより
エラーを発生している注目系列の不良個所および不良の
種類を解析し、その解析結果を表示装置lOに表示する
ようになっている。
書第析蟲■羨置80人力儒K11l!されてシ〕、該障
害第析処m装置8の入力側に杜、さらに4)系列の配−
順序デーメK1m幽する障害解析用テストプ蓼グラムデ
ーメを格納し大記憶装置9が接続され、そしてファイル
装置6かもの関連エラーデータと記憶装置−からのエラ
ーを発生している注1系列の布線原産デー!(解析用デ
ータ)とをl&IIII置8で隙装鶏運することにより
エラーを発生している注目系列の不良個所および不良の
種類を解析し、その解析結果を表示装置lOに表示する
ようになっている。
次に上記のように構成された本発明の障書震析の動作に
ついて説明する。
ついて説明する。
まず、被試験体1のビンに対する布−系列ζ。
L、PL、のパターンが第2図に示すように配線されて
お〉、このうち集線て結ぶラインが被試験体IK対する
正規の布線系列であ)、そして輿−に対しx印を付した
ラインが断線していることを意味し、まえ、2重−は配
線の付は違いを意味し、さらK11−はショートしてい
る仁とを意味している。を九、上記導通検壷用布−系列
L□、L、、I、。
お〉、このうち集線て結ぶラインが被試験体IK対する
正規の布線系列であ)、そして輿−に対しx印を付した
ラインが断線していることを意味し、まえ、2重−は配
線の付は違いを意味し、さらK11−はショートしてい
る仁とを意味している。を九、上記導通検壷用布−系列
L□、L、、I、。
に対すゐ導通検査用テストブーグラムデーIO態様は次
に示す表−10ようになってシ)、これらテストプログ
ラムデータ辻記憶装置4に格納されていゐ。
に示す表−10ようになってシ)、これらテストプログ
ラムデータ辻記憶装置4に格納されていゐ。
表−I
上記エラー個所を含む被試験体1の陣書欝祈に際して社
、被試験体1を右前試験装置!に−ky)し、布纏試験
装置2を動作させて各ビンをビン■とビン■参ビン■と
ビン■・・・と言うように1つのビンに対し!ll鋏ビ
ンと他のビンとの導通があふかないかをスキャンする。
、被試験体1を右前試験装置!に−ky)し、布纏試験
装置2を動作させて各ビンをビン■とビン■参ビン■と
ビン■・・・と言うように1つのビンに対し!ll鋏ビ
ンと他のビンとの導通があふかないかをスキャンする。
ヒのスキャン操作#c拡ビン■以下のものにおいても一
様に行なわれ、全ビンについて実施される。會た、この
と亀、−変テストの終了しえビン区間データ社ファイル
装置4に記−され、これによシ11[シてテスト終了端
子ビンの区間データが取m畜れるのを鋳圧するようKな
っている。これ線端子ピンデータの処理速度の向上およ
びデータメモリの小量化tIll、!まためである。
様に行なわれ、全ビンについて実施される。會た、この
と亀、−変テストの終了しえビン区間データ社ファイル
装置4に記−され、これによシ11[シてテスト終了端
子ビンの区間データが取m畜れるのを鋳圧するようKな
っている。これ線端子ピンデータの処理速度の向上およ
びデータメモリの小量化tIll、!まためである。
こOようにして順序取出されゐビンデーメ辻記憶装置4
からの導通検査用テストプログラムデータと比較処@さ
れ、各布−系列L1.L、、L、に対応する未淋析デー
メ内からそれぞれOテストプ璽グラムデータ(0001
,0002,0003)K応じた系列テスト結果から得
られるエラーデータを取出す。こOと自のエラーデーメ
O収録処1は有線試験装置2と記憶装置4とCPU7と
の閾で興行される。テスト結果によるエラーデータは次
のようKeる。
からの導通検査用テストプログラムデータと比較処@さ
れ、各布−系列L1.L、、L、に対応する未淋析デー
メ内からそれぞれOテストプ璽グラムデータ(0001
,0002,0003)K応じた系列テスト結果から得
られるエラーデータを取出す。こOと自のエラーデーメ
O収録処1は有線試験装置2と記憶装置4とCPU7と
の閾で興行される。テスト結果によるエラーデータは次
のようKeる。
一00010■−■−■−t+−o−eφ U■
十〇十〇+[F]+・ ・OOO2U[有]−■ @OO03w(171+・ 即ち、ビン■を代表ビンとして布−系列L1の系列テス
トを行つ九場合、ビン■とビン■、■の導通はとれ番が
、代表ビン■に対するビン■以障O導通はとれず、その
結果系列テスト時(これ〇種類と+変テストされ良こと
をm、iwするえめに−r−ク「・」を付す)にかける
エラーデータは上記したように■−■−〇−〇−0−0
と1都、これが系列テスト時のエラーグーIとして釈a
される。
十〇十〇+[F]+・ ・OOO2U[有]−■ @OO03w(171+・ 即ち、ビン■を代表ビンとして布−系列L1の系列テス
トを行つ九場合、ビン■とビン■、■の導通はとれ番が
、代表ビン■に対するビン■以障O導通はとれず、その
結果系列テスト時(これ〇種類と+変テストされ良こと
をm、iwするえめに−r−ク「・」を付す)にかける
エラーデータは上記したように■−■−〇−〇−0−0
と1都、これが系列テスト時のエラーグーIとして釈a
される。
こζで「−一」は代表ビン■に対しビン■飄降が導通さ
れていないことを示す、しかあに上記エラーデータは正
しい系列(0001)tJ代表ビン@に対しビンの、■
、■、0.0は不足し、しかも!いに関連しているもの
である。したがって上記不足ビンがどのような関係にな
っているかを上記エラーデー!(・oooi )内の不
足ビンのを代表ビンに持つ!!麹子エツーデデーを未解
析のエラーデータ内から取出す。このときOエラーデー
タは■十■十〇+の十〇と&jl、これは系列L1Kj
l達するエラーデータとして収録する。ここで、該エラ
ーデータの先IIIK付されたマーク「す」は空端子テ
ストと、ビン■を代表として一度テストされたことを表
わし、を九、「十ノは各ビン間が接続されていることを
1表わす。
れていないことを示す、しかあに上記エラーデータは正
しい系列(0001)tJ代表ビン@に対しビンの、■
、■、0.0は不足し、しかも!いに関連しているもの
である。したがって上記不足ビンがどのような関係にな
っているかを上記エラーデー!(・oooi )内の不
足ビンのを代表ビンに持つ!!麹子エツーデデーを未解
析のエラーデータ内から取出す。このときOエラーデー
タは■十■十〇+の十〇と&jl、これは系列L1Kj
l達するエラーデータとして収録する。ここで、該エラ
ーデータの先IIIK付されたマーク「す」は空端子テ
ストと、ビン■を代表として一度テストされたことを表
わし、を九、「十ノは各ビン間が接続されていることを
1表わす。
以下同様にして不足ピン■、@−KsI−いても上記の
同様の処理を行なうが、この場合、不足ビン0、■、■
、Oは配show係上それ(れを代表ビンとしてエラー
グーlを取出してもそc1#I果はビン■を代表ビンと
するものと同一となるため、そのエラーデータの収集熟
層は必要とし1にい。
同様の処理を行なうが、この場合、不足ビン0、■、■
、Oは配show係上それ(れを代表ビンとしてエラー
グーlを取出してもそc1#I果はビン■を代表ビンと
するものと同一となるため、そのエラーデータの収集熟
層は必要とし1にい。
tえ、布−系列りよKThいては、!l鋏系列の最も若
い書号のビンeを代表ビンとしてそり系列テストをテス
トプ四グラムデー!(Gooりに基づいて打つえ場合は
、ビン0とのが導通、ビン[相]と[株]が不導通とな
る丸め、系列テスト結果によるエラーデータ社−000
2LJ[株]−・と1)、これが系列り、に対するエラ
ーデータとして収集されゐ。このとき、正しい系列(0
0Gり0代表ビン・に対しビンのが不足ビンとなるが、
このビン・は断IIKより空端子となってい為丸め、上
記・0002LJ[相]−・内の不足ビン・を代表ビン
として空端子テストを行なっても空端子エラーデータ社
てない。即ち単に空端子として判定されるととに1に為
。
い書号のビンeを代表ビンとしてそり系列テストをテス
トプ四グラムデー!(Gooりに基づいて打つえ場合は
、ビン0とのが導通、ビン[相]と[株]が不導通とな
る丸め、系列テスト結果によるエラーデータ社−000
2LJ[株]−・と1)、これが系列り、に対するエラ
ーデータとして収集されゐ。このとき、正しい系列(0
0Gり0代表ビン・に対しビンのが不足ビンとなるが、
このビン・は断IIKより空端子となってい為丸め、上
記・0002LJ[相]−・内の不足ビン・を代表ビン
として空端子テストを行なっても空端子エラーデータ社
てない。即ち単に空端子として判定されるととに1に為
。
さらKtた、布−系列L5においては、画数系列の最も
若い番号のビンOを代表ビンとしてその系列テスFをテ
ストプーダッムデー!(000B)に基づいて行った場
合、ビンOとビン・、・、・が共に導通し、テストプ璽
グラムデーメと異なる結果、そのエラーデータは・0O
03LJO+・とな)、該エラーデータが系列り、のエ
ラーデータとして収集されることになゐ。
若い番号のビンOを代表ビンとしてその系列テスFをテ
ストプーダッムデー!(000B)に基づいて行った場
合、ビンOとビン・、・、・が共に導通し、テストプ璽
グラムデーメと異なる結果、そのエラーデータは・0O
03LJO+・とな)、該エラーデータが系列り、のエ
ラーデータとして収集されることになゐ。
上記のようKして収集されえ各系列0エツーデータは関
連するエラーデーメ岡志侮Kmとめて関連エラ、−チー
タフアイル装置6にファイルされ、このファイルされ九
一連エラーデータは障害解析用テストプログラムデータ
記憶装置9からの布線順序データとともに処11m18
に導入することによ多系列の障害のl−およびその障害
個所の判定杷理を行い、その判定結果は表示装置10に
人間0002.00030布線願序デー!およびテスト
結果、判定結果を表−箇3表−璽8表−WK示す。
連するエラーデーメ岡志侮Kmとめて関連エラ、−チー
タフアイル装置6にファイルされ、このファイルされ九
一連エラーデータは障害解析用テストプログラムデータ
記憶装置9からの布線順序データとともに処11m18
に導入することによ多系列の障害のl−およびその障害
個所の判定杷理を行い、その判定結果は表示装置10に
人間0002.00030布線願序デー!およびテスト
結果、判定結果を表−箇3表−璽8表−WK示す。
表−1(0001系列)
表 −1(000m系列)
表 −W(000m系列)
上記表−璽〜表−Wにおいて、布1順序デー101[I
Kle叡し九端子ビン書号の配列は正しい各有線系列L
xeL2eLs K沿いビン■からO,ビンOから[
株]、ビンOから■へ一銀書きで表現され、モして○印
は導通を、x印は不導通(断線)を表わしてい為。した
がって、これら壱表から明らかなように表示装置10に
表示された判定結果を見れば、被試験体IKおける各布
−系列のいずれのビン区間が断線あるいはシ璽−トして
iるかを容JIK判断で自る0である。
Kle叡し九端子ビン書号の配列は正しい各有線系列L
xeL2eLs K沿いビン■からO,ビンOから[
株]、ビンOから■へ一銀書きで表現され、モして○印
は導通を、x印は不導通(断線)を表わしてい為。した
がって、これら壱表から明らかなように表示装置10に
表示された判定結果を見れば、被試験体IKおける各布
−系列のいずれのビン区間が断線あるいはシ璽−トして
iるかを容JIK判断で自る0である。
′&シ、上記実施例では第!IIK示すパターンの布−
系列O障書鱗析にっいて述べ九が、本実−はかかるパタ
ーン系列方式640KIIRされるものではなく、布−
系列同志の一部がシ冒−トされたもの等に%適用し得る
樫か、端子間の配線形態も単一に眼らず、ペア線、トリ
プル線、プリント配線であっても良い。tえ、エラーデ
ーIO判定結果に11IIづ〈表示データは障害個所9
程鎖に@らず、配線形態08lIII等を含むようにし
ても良いとと紘勿論である。
系列O障書鱗析にっいて述べ九が、本実−はかかるパタ
ーン系列方式640KIIRされるものではなく、布−
系列同志の一部がシ冒−トされたもの等に%適用し得る
樫か、端子間の配線形態も単一に眼らず、ペア線、トリ
プル線、プリント配線であっても良い。tえ、エラーデ
ーIO判定結果に11IIづ〈表示データは障害個所9
程鎖に@らず、配線形態08lIII等を含むようにし
ても良いとと紘勿論である。
以上のように本実−によれば、布線試験装置によ)検出
される被試験体の各ビンの区間データと、正蜆の布−順
序データに対応する導通検査用テストプログラムデータ
とから注目しているテスト布−系列を中心にしてこれに
関連するすべてのエラーデータを収集し、該関連エラー
データと障害を発生している系列の障書解析用布−順序
データとを中央感1111tKよ)照合#!&理して系
列障害個所およびそ01m11等を解析できるようにし
えものであるから、従来のようにプず−チェツカ勢を用
にた人間の解析判定がほとんど不要となり、このため障
害の解析ミス、判定ミスもなくなるほか、熟練度を有し
ない初心者等においても容易に被試験体の導通検査が可
能になり、かつ導通検査作業も大幅に短縮できる特長が
ある。
される被試験体の各ビンの区間データと、正蜆の布−順
序データに対応する導通検査用テストプログラムデータ
とから注目しているテスト布−系列を中心にしてこれに
関連するすべてのエラーデータを収集し、該関連エラー
データと障害を発生している系列の障書解析用布−順序
データとを中央感1111tKよ)照合#!&理して系
列障害個所およびそ01m11等を解析できるようにし
えものであるから、従来のようにプず−チェツカ勢を用
にた人間の解析判定がほとんど不要となり、このため障
害の解析ミス、判定ミスもなくなるほか、熟練度を有し
ない初心者等においても容易に被試験体の導通検査が可
能になり、かつ導通検査作業も大幅に短縮できる特長が
ある。
第1図は本発明にかかる布織系列障害解析方式の一例を
示す機能ブロック図、第2図は本発明の障害解析に適用
される被試験体の布線系列パターン例を示す説明図であ
る。 1・・・被試験体、2・・・布線試験装置、3・・・パ
スライン、4・・・導通検査用テストプログラムデータ
の記憶装置、5・・・テスト終了端子確認用ファイル装
置、6・・・関連エラーデータファイル装置、7・・・
CPU、8・・・障害解析処理装置、9・・・障害解析
用テストプログラムデータの記憶装置、10・・・表示
装置。 特許出願人 富士通株式貴社
示す機能ブロック図、第2図は本発明の障害解析に適用
される被試験体の布線系列パターン例を示す説明図であ
る。 1・・・被試験体、2・・・布線試験装置、3・・・パ
スライン、4・・・導通検査用テストプログラムデータ
の記憶装置、5・・・テスト終了端子確認用ファイル装
置、6・・・関連エラーデータファイル装置、7・・・
CPU、8・・・障害解析処理装置、9・・・障害解析
用テストプログラムデータの記憶装置、10・・・表示
装置。 特許出願人 富士通株式貴社
Claims (2)
- (1)有線系列が形成されている被試験体の各端子ピン
をスキャンすることにより各端子ピンの区間データを検
出する有線試験装置と、正l10m−順序デーメに対応
する導通検査用テストプ璽グーラムデーメを格納する記
憶装置と、前I!布布拭試験装置らの6区間データと前
記□記憶装置からO導通検査用テストプ■グラムデータ
とからmass系列に同一〇布線5スかも検出1れるナ
ベてOエラーデー!(以下、関連エラーデー!と呼ぶ)
を収県する手段と、′前記手段からの関連エラーデータ
と障害を発生している第八〇陣害鱗祈用布m*序データ
とを照舎鶏■す石こと一系列の陣書を湊析する手段とを
備えてなる被試験体の布−系列陣書拳析方式。 - (2)注!I禽−系列の系列テストによ)調達するエラ
ーデー!を取出し、かつ骸エラーデー!内0不昆ビン又
は過剰ビンを代表ビンとして一連する空端子エラーデー
タを取出し、これらエラーデータを収集することで注目
布線系列の関連エラーデータとする特許請求の範囲第1
項記載の被試験体の布線系列障害解析方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102863A JPS584456A (ja) | 1981-06-30 | 1981-06-30 | 被試験体の布線系列障害解析方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102863A JPS584456A (ja) | 1981-06-30 | 1981-06-30 | 被試験体の布線系列障害解析方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS584456A true JPS584456A (ja) | 1983-01-11 |
| JPH0531174B2 JPH0531174B2 (ja) | 1993-05-11 |
Family
ID=14338744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56102863A Granted JPS584456A (ja) | 1981-06-30 | 1981-06-30 | 被試験体の布線系列障害解析方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584456A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4921972A (ja) * | 1972-06-20 | 1974-02-26 |
-
1981
- 1981-06-30 JP JP56102863A patent/JPS584456A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4921972A (ja) * | 1972-06-20 | 1974-02-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0531174B2 (ja) | 1993-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69408282T2 (de) | Mit einem Reparatursystem für halbleiter-integrierte Schaltung verbundenes automatisches Reparaturdateneditiersystem | |
| DE19758077B4 (de) | Einrichtung zum Steuern des Prüfens integrierter Schaltkreise und Verfahren zum Steuern des Prüfens integrierter Schaltkreise | |
| DE69712236T2 (de) | Fehlerdiagnosevorrichtung für CMOS-integrierte Schaltungen und Diagnoseverfahren | |
| DE69229389T2 (de) | Testsystem für Schaltkreise | |
| DE60018468T2 (de) | Verbrauch von redundanzdaten für das anzeigen der bitfehlerkarten für halbleiterelemente | |
| DE19536203A1 (de) | Fehlerdiagnoseverfahren für eine sequentielle Schaltung | |
| DE102016117029A1 (de) | System und Verfahren zum Diagnostizieren einer integrierten Schaltung | |
| DE102014008750A1 (de) | Verbindungsprüfverfahren und verbindungsprüfvorrichtung | |
| DE112021003677T5 (de) | Automatisierte unterstützte schaltkreisvalidierung | |
| DE102011101467A1 (de) | Verfahren zum prüfen und herstellen einer elektrischen schaltung | |
| DE2441486C2 (de) | Verfahren zur automatischen Fehlerprüfung eines elektrischen Schaltkreises und Einrichtung zur Durchführung des Verfahrens | |
| DE19959779A1 (de) | Vorrichtung zum Erhalten von Fehlverhaltensinformationen sowie diese verwendende Halbleiterspeicher-Prüfvorrichtung | |
| JPS59132378A (ja) | ロジツク回路試験装置 | |
| DE69825078T2 (de) | Speicherprüfsystem mit einer Einrichtung für eine Prüffolgenoptimierung und Verfahren für diesen Vorgang | |
| JP4551582B2 (ja) | 不良解析方法及び不良解析装置 | |
| JPH02208949A (ja) | 半導体製造装置 | |
| JPH0531174B2 (ja) | ||
| JP2003167033A (ja) | テストプログラムのデバッグ方法 | |
| JP3047115B2 (ja) | 回路基板検査装置における実装基板のインピーダンス関連データ作成方法 | |
| JPH0915290A (ja) | 導通検査方法及び導通検査装置 | |
| JP3771074B2 (ja) | 半導体不良解析システムおよび方法 | |
| JPH06149577A (ja) | 障害診断方法および装置 | |
| CN109309748A (zh) | 云手机硬件质量批量测试方法与系统 | |
| JP2525078B2 (ja) | 論理回路試験装置 | |
| JPS6363068B2 (ja) |