JPS5845697A

JPS5845697A - 不揮発性メモリ

Info

Publication number: JPS5845697A
Application number: JP57146765A
Authority: JP
Inventors: キ−ス・エイチ・ガドガ−
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1981-09-08
Filing date: 1982-08-24
Publication date: 1983-03-16
Also published as: US4400799A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、不揮発性メモリセルに関し、更に詳細にはＭ
Ｏ８技術を用いた不揮発性メモリセルに関する。

多くの半導体メモリ、特にランダムアクセスメモＩＪ　
（ＲＡＭ）は、メモリ内に記憶された情報を保持するに
は電源電圧を必要としている。データがこれら揮発性メ
モリにのみ記憶されているシステムでは、電源電圧が切
れた場合、データは永久に消失してしまう。このため、
不揮発性記憶を行なう多くのメモリが提案（及び商品化
）されてきた。

ある半導体メモリでは、２つのメモリアレイ構造を採用
し、その一方が通常のＲＡＭアレイとし、他方が電気的
に消去可能でかつ電気的にプログラム可能な（Ｅ２）メ
モリアレイにして、電源が切れだ場合、ＲＡＭアレイの
プログラム可能セルに情報を送るようにしている。

別の半導体不揮発性メモリでは、各ＲＡ、Ｍメモリセル
に不揮発性記憶装置を内蔵している。これについては、
米国特許第４，２０７，６１５号に示されている。

本発明は、ＲＡＭセルとＥ２メモリセルの独得な組合せ
を行なっている。本発明に類似した従来のものには、米
国特許第４．２０７，６１５号及び４，１３２，９０４
号があるが、これらは本発明とは異なり負荷またはスタ
ティックＲＡＭセルのスインテングトランジスタの両端
にＥ　セルを設けている。

本発明は、不揮発性メモリセルに関する５、セルは、少
くとも１つの入力／出力ノードを有する双安定（スタテ
ィック）メモリセルを含んでいる。

このセルには、電源電圧がセルにかけられた場合、セル
を第１安定状態にさせる装置が接続している。

電気的にプログラム可能でかつ電気的に消去可能な（Ｅ
２）メモリセルの一方の端子は、双安定メモ′すセルの
ノードに接続し、かつ他方の端子は制御ラインに接続し
ている。本実施例では、Ｅ２メモリセルは、薄い酸化＋
ｆｆｌ領域を有するフロルティングケートである。電荷
は、このフローティングゲートへまたフローティングゲ
ートから転送される。

制御ラインは、Ｅ２セルのクリヤ及びＥ２セルからの情
報のリコールを制御する。バイナリ１を記憶しているＥ
２　セルから情報をリコールすると（フローティングゲ
ートは消去きれている）、双安定セルは第２安定状態と
なる。リコールしない場合には、双安定セルは、第１安
定状態であり、Ｅ２セルにより影＃されない。

不揮発性メモリセルはスタテインクランダムアクセスメ
モリ（ＲＡＭ）セルと、電気的にプログラム可能でかつ
電気的に消去可能な（Ｅ２）メモリセルとの組合せを有
している。以下の説明における数値等詳細な記述は、本
発明の理解を助けるだめのものであり、本発明は、これ
ら記述に限定されない。

捷た、周知の装置及び回路については、本発明が不明瞭
になってしまう恐れがあるだめ、これらの本実施例にお
ける不揮発性メモリセルは、金属−酸化膜一半導体（Ｍ
Ｏ８’）技術を用いて製造できる。。

詳細に言えば、ポリシリコンゲートを有するｎ−チャネ
ル電界効果形ディバイスを用いている。

以下、添付の図面に基づいて、本発明の実施例について
説明する、。

第１図において、不揮発性メモリセルに使用すれるＲＡ
Ｍセルは双安定（クリップフロンプ）回路から成る。こ
のセルは、エンハンスメントモードトランジスタ２０と
直列接続したデプレッションモードトランジスタ２４を
有している。同様に、デプレッションモードトランジス
タ２３は、エンハンスメントモードトランジスタ２１と
直列接続している。トランジスタ２ｏは、ノード２５に
交差接続し、トランジスタ２１はノード２６に交差接続
している。代表的には、トランジスタ２３．２４は負荷
ディバイスとして働く。ノード２５，２６は入力／出力
ノードで、エンハンスメントモードトランジスタ２７．
２８をそれぞれ介して相補形ピントライン３０．３１に
それぞれ接続しているＱ　　トランジスタ２７．２８の
ゲートは、メモリのワードラインに接続している。本実
施例で使用するｎ−チャネルディバイスでは、Ｖｃｃは
５ボルトである。

第１図のＦｔＡＭセルは、一方の負荷が他方の負荷よね
導電性が高いということを除けば、通常の双安定回路と
変らない。これは、＝一方の負荷トランジスタを他方の
負荷トランジスタより大きく作ることにより達成できる
。本実施例では、トランジスタ２４は、トランジスタ２
３より約２０％太きい。

これは、セルが通常の双安定メモリセルとして動作して
いる場合、セルの動作にほとんど影響を及ぼす゛ことは
ない。しかし、このセルに電力が印加され、ノード２５
の右側に示した回路の影響を無視した場合、トランジス
タ２４の導電性がトランジスタ２３より高いだめ、ノー
ド２６はノード２５よりも速＜■ｃｃＫなる。これによ
り双安定回路においてノード２６は高電位、ノード２５
は低電位となる。

本実施例で使用されているＥ２　メモリセルは、電荷を
蓄積するフローティングゲルトを有している。このフロ
ーティングゲートの電荷（まだは電荷の欠乏）は、この
■Ｃ２セルの端子間の導電率を決定する１、電荷は、薄
い酸化膜領域１１を介してフローティングゲートへ及び
７０−ティングゲートから転送される。フローティング
ゲ−１・へまたフローティングゲートからの電荷の転送
は、高電位（約２０ボルト）をプログラミングゲートに
印加してディバイスをプログラムすることにより、壕だ
上記高電位をノード２２に印加してディバイスを消去す
ることにより制御される。Ｅ２　セルがプログラムきれ
て電位Ｖｒｅｉがプログラミングゲートに加えられ、フ
ローティングゲートが負に帯電すると、セルは導通しな
い。電位Ｖｒｅｆがプログラミングゲートに加えられて
、フローティングゲートが消去（わずかに正に帯電）さ
れると、セルは導通する。本実施例で使用されているＥ
２セルについては、米国特許第４，２０３，１５８号に
示されている１゜Ｅ　　−ｔ＝ニル１０ノー子ｉ−Ｌ　通常のエンハンス
メントモードトランジスタ１４を介してノード２５に接
続している。このトランジスタのゲートは、クロック信
号を受信するよう接続している。Ｅ２セルの（＋６端子
（ノード２２）は、エンハンスメントモードトランジス
タ１３を介してクリヤ／リコールラインに接続している
。クリヤ／リコールラインに印加される電位は、ＲＡＭ
セルにデータを再び記憶するようＥ２セルのクリヤ及び
このセルに記憶されたバイナリ状態のリコールを制御す
る。

Ｅ　のフローティングゲートをプログラムして消去する
ことを決定する必要が生じた場合電位Ｖｒｅｆをプロダ
ラミングゲ−１・に印加する３、この電位は、第２図に
示すような回路により発生される。

この回路は、“ダミｒｒＥ９　セル３９と直列接続した
デプレンションモードトランジスタ３８がら成る３、セ
ル３９は、薄い酸化膜領域１１を有していないことを除
けば、セル１ｏと同じである。従って、セル３９のフロ
ーティングゲートは常に消−去されている。トランジス
タ３８とセル３９間の電位（ライン４０）はＶｒｅ４信
号である。セル１０゜ルは同じ特性、すなわち同じ閾値
電圧を有している。従って、電位Ｖｒｅｆは、製造プロ
セスの変動に応じて変化し、セル１０の閾値電圧特性の
変化を補償する。第１図の不揮発性セルのアレイは、他
の周知のメモリ回路、たとえばデコーダ、センスアンプ
、アドレスバッファ、入力／出力バソファとともに単一
基板上に形成されている。この基板は、Ｅ　セルをプロ
グラムしかつ消去するのに必要な高いプログラミング電
位（約２０ボルト）を発生する回路を含んでいる。さら
に、基板は、ＲＡＭセルからＥ２セルへのデータを記憶
しかっＥ２セルかうＲＡＭセルへ戻るデータをリコール
するのに必要な波形を発生するタイミング回路を含んで
いる。これらタイミング信号は、第３図に示されており
、とれは周知の回路により発生きれる。各タイミング電
力が不揮発性メモリに印加されると、このメモリはＥｌ
ｌ　セルに記憶されたデータを自動的にリコールする。

メモリの外部に設けられた回路により電源の故障を検知
する。電源が故障した後、一般には電源のキャパシタン
スが大きいので、ＶｃｃはＲＡＭセルからＦ、２　セル
へデータを転送するのに十分な時間５ボルトを保ってい
られる。メモリは、Ｖｃｃが４ボルト以下に低下した場
合、全入力を無視する回路をさらに有している。

メモリの動作中、電源に故障が起ったと仮定すると、電
源が切れたことを表わす信号がメモリに送られる。する
と、先ずＥ２セル１０がクリヤされるＣＥ２セルは、リ
コールの後、その度ごとにクリヤきれるので、電源が切
れた後すぐさまクリヤする必要はない）。クリヤ（消去
）するには、がセルのプログラミングゲート及びクロッ
ク信号（トランジスタ１４のゲート）をゼロボルトにす
る。第３図の題字「クリヤ」の下に示す波形がクリヤ／
リコールラインに供給をれる。この波形はトランジスタ
１３を介してノード２２へ送られる。ノード２２におけ
る高い正電位により、全ての負電荷（もしあるならば）
がＥ　セル１０の７０−ティングゲートから除去式れる
。

ここで、記憶サイクルが開始される。先ず、クリヤ／リ
コールラインは２０ボルトになり、ノード２２を約】８
ポル）ｔでチャージする。その後、傾斜したプログラミ
ング電位がＥ２セル１０のゲートに供給され、５ボルト
電位がトランジスタ１４のゲートに供給袋れる。その波
形及びタイミングは第３図の題字「記憶」の下に示され
ている。

（これに替えて、ノード２２をチャージするのにプログ
ラミング信号を傾斜させるのではなく、クリヤ及びプロ
グラミング電位を繰返して供給するようにしてもよい。

）ＲＡＭセルが記憶されている状態にある場合、ノルド２
５は高いと仮定する。ノード２５の高電位は、ノード２
２に以前に記憶された電荷の消散を妨げる。プログラミ
ングゲートとノード２２間に十分な電位差がないので、
Ｅ２のゲートのプログラミング電位により電荷はフロー
ティングゲートへ送うれる。従って、ノード２５が高電
位ならば、セル１１のフローティングゲートはチャージ
されない（消去された）ままである。

データをリコールする場合、第３図の題字「リコール」
の下に示すような波形を生じる。クリヤ／リコールライ
ンけＶｃｃ、セル１０のプログラミングゲートＶｒｅｆ
　、クロック信号はＶｃｃに保持されている。ＲＡＭセ
ルに供給されるＶｃｃ電位は、０まで降下し、その後Ｖ
ｃｃｉで上昇する。前述したように、ノード２６はノー
ド２５より速く」−昇する傾向がある。しかし、この場
合、Ｅ２　セルが導通しているので、クリヤ／リコール
ラインに供給される電位はトランジスタ１３、セル１０
、トランジスタ１４を介してノード２５に送られる。こ
の電位によりノード２５は高くなり、よってトランジス
タ２０は導通しまたノード２６は低電位になる。ノード
２５．２６の波形は、第３図の題字「消去」の下に示す
とおりである。従って、ＲＡＭセルはデータが記憶され
ていた時間においてそれがあった状態に戻る。

一方、記憶されている場合、ノード２５が低電位である
とすると、ノード２２はセル１０、トランジスタ１４、
トランジスタ２１を介してアース電位となる。プログラ
ミング電位がセル１０に供給きれると、プログラミング
ゲートとノード２２間に十分な電位差がある１、これに
より電子は薄い酸化膜１１を介して送られ、フローティ
ングゲートを負にチャージする。すなわち、ゲートはプ
ログラムされる。今、リコールが行なわれる場合（クリ
ャザイクルの後再び）、セル１０は導通せず、クリヤ／
リコールラインに供給される正電位はノード２５に到達
しない。ＲＡＭセルに供給される■Ｃｃ電位が上昇する
と、前述したようにトランジスタ２４は大きく導通し、
ノード２６は高電位かつノード２５は低電位になる。よ
ってＲＡＭセルは、記憶されていた時間における状態に
再び戻る。

通常のＲＡＭ動作において、トランジスタ１４は導通し
ないので、セル１０はＲＡＭセルの動作から除去される
。

上述したセルの主な利点の１つは、従来のセルに比較す
れば、現在のＭＯ８技術を用いて製造するととができる
ことである。負荷ディバイスと並列にまたはＲＡＭセル
のスイッチングディバイスの両端にフローティングゲー
トメモリディバイスを用いた従来のセルは、現在の製造
工程で経済的に製造することはできない。

以上のように、本発明は、スタティックＲＡＭセル及び
Ｅ２セルを用いた不揮発性メモリセルに関する。

【図面の簡単な説明】

第１回は本発明の電気的概要図、第２図は第１図の回路
において使用するＶｒｅｆ信号を発生する回路図、第３
図は第１図の回路の動作を示した波形図である。１０．３９・・・・Ｅ″セル１１・・・・酸化膜領域、
１３，１４，２０，２１，２７．２８　・・・・エンハ
ンスメントモードトランジスタ、２３，２４゜３８・・
・・デプレッションモードトランジスタ、２２．２５．
２６・　・　・　・ノード。％ｉ出Ｂ人　　インテル・コーポレーション代理人　山
川政樹（を七・１名）ｔ／ｃｃ

Claims

【特許請求の範囲】（１）少くとも１つの入力／出力ノードを有する双安定
メモリセルと；上記双安定セルに接続し、上記セルに電
力が印加された場合、上記双安定セルを所定の安定状態
にさせる装置と；２つの端子を有し、その一方の端子が
上記双安定セルの上記人力／出力ノードに接続した電気
的にプログラム可能で電気的に消去可能な（Ｅ２）メモ
リセルと；上記Ｅ２セルの他端子に接続し、かつ−上記
Ｅ　セルのクリヤと上記Ｅ２セルからの情報のリコール
を制御する制御ラインとから成り、電力がなくなっても
メモリセルが情報を記憶できるようにしたことを特徴と
する不揮発性メモリ１゜（２、特許請求の範囲第１項記載のメモリにおいて、双
安定セルは、一対の負荷ディバイスを有し、かつ上記双
安定セルを所定の安定状態にさせる装置は、−上記一対
の負荷ディバイス間を不均衡状態とする装置であること
を特徴とする不揮発性メモリ。（３）特許請求の範囲第２項記載のメモリにおいて、一
対の負荷ディバイスは、一方が他方より大きい一対のデ
プレッションモードディバイスかう成ることを特徴とす
る不揮発性メモリ。（４）特許請求の範囲第１項記載のメモリにおいて、Ｅ
　メモリセルは、フローティングケートへ及びフローテ
ィングゲートから電荷を転送する薄い酸化膜領域を有す
るフローティングゲートディバイスから成ることを特徴
とする不揮発性メモリ。（５）特許請求の範囲第１項記載のメモリにおいて、Ｅ
２　メモリセルの一端子は該端子と双安定セルのノード
との間に接続したトランジスタを有することを特徴とす
る不揮発性メモリ。（６）少くとも１つの入力／出力ノードを有する双安定
メモリセルと；上記双安定セルに接続し、上記セルに電
力が印加された場合上記双安定セルを所定の安定状態に
させる装置と；上記双安定セルの上記入力／出力ノード
に一方の端子を接続した２つの端子と、フローティング
ゲートと、上記フロ−テイングゲートへ及び上記フロー
ティングゲートから電荷を転送する薄い酸化膜領域とを
有する烏、気的にプログラム可能で電気的に消去可能な
（Ｅ２）メモリセルと；上記Ｅ２セルの他端子に接続し
、かつ上記Ｅ２セルのクリヤと上記Ｅ２セルからの情報
のリコールを制御する制御ラインとから成シ、電力がな
くなってもメモリセルが情報全記憶できるようにしたこ
とを特徴とする不揮発性メモリ。（力特許請求の範囲第６項記載のメモリにおいて、双安
定セルは、一対の負荷ディバイスを有し、かつ上記双安
定セルを所定の安定状態にきせる装置は、上記一対の負
荷ディバイス間を不均衡状態とする装置であることを特
徴とする不揮発性メモリ。（８）特許請求の範囲第７項記載のメモリにおいて、一
対の負荷ディバイスは、一方が他方より大きい一対ノデ
プレッションモードディバイスから成ることを特徴とす
る不揮発性メモリ。（９）特許請求の範囲第８項記載のメモリにおいて、Ｅ
２　メモリセルの一端子は該端子と双安定セルのノード
との間に接続したトランジスタを有することを特徴とす
る不揮発性メモリセル。（１０）少くとも１つの入力／出力ノードと一方が他方
より導電性の良い一対の負荷ディバイスとを有する双安
定メモリセルと；２つの端子を有し、その一方の端子が
上記双安定セルの上記人力／出力ノードに接続した電気
的にプログラム可能で電気的に消去可能な（Ｅ２）メモ
リセルと；上記Ｅ２セルの他端子に接続し、かつ上記Ｅ
２セルのクリヤと上記Ｅ　セルからの情報のクリヤを制
御する制御ラインとから成り、電力がなくなってもメモ
リセルが情報を記憶できるようにしたことを特徴とする
不揮発性メモリ。（１１）特許請求の範囲第１０項記載のメモリにおいて
、一対の負荷ディバイスは、一方が他方より大きい一対
のデプレンション負荷ディバイスから成ることを特徴と
する不揮発性メモリ。（］２、特許請求の範囲第１１項記載のメモリにおいて
Ｅ２メモリセルは、フローティングゲートへ及びフロー
ティングゲートから電荷を転送する薄い酸化膜領域を有
するフローティングゲートディバイスから成ることを特
徴とする不揮発性メモリ。（１３）特許請求の範囲第１２項記載のメモリにおいて
、Ｅ２　メモリセルの一端子はこれと双安定セルのノー
ドとの間に接続したトランジスタを有することを特徴と
する不揮発性メモリ。