JPS5845698A - プログラマブル読出専用メモリ装置 - Google Patents
プログラマブル読出専用メモリ装置Info
- Publication number
- JPS5845698A JPS5845698A JP56142915A JP14291581A JPS5845698A JP S5845698 A JPS5845698 A JP S5845698A JP 56142915 A JP56142915 A JP 56142915A JP 14291581 A JP14291581 A JP 14291581A JP S5845698 A JPS5845698 A JP S5845698A
- Authority
- JP
- Japan
- Prior art keywords
- schottky barrier
- type
- region
- memory cell
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/06—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using diode elements
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はバイポーラ型のプログラマブル読出専用メモリ
（以下ＦＲＯＭと略記）に関するもので、特に各メモリ
セルはバイポーラトランジスタと、そのエミッタ回路に
設けられたショットキバリヤダイオードより成るＦＲＯ
Ｍに関するものである。
（以下ＦＲＯＭと略記）に関するもので、特に各メモリ
セルはバイポーラトランジスタと、そのエミッタ回路に
設けられたショットキバリヤダイオードより成るＦＲＯ
Ｍに関するものである。
利用者がその記憶内容全任意に固定し得るＦＲＯＭの一
つにメモリセル内の接合？破壊短絡して豊込む夕づグの
ものがある。このタイプのメモリセルは通常バイポーラ
トランジスタに類似の構造に形成せられ、そのＥ／Ｂ接
付に相当する接合葡短絡して１・込む。また、ベース相
当領域は個々のセルに独立に設けられ、接続電極？有し
ない構造である為、該メモリセルはトランジスタ型では
あるが、実際の動作は第１図に示す２個のダイオード全
反対方向に直列接続したものと等価である。
つにメモリセル内の接合？破壊短絡して豊込む夕づグの
ものがある。このタイプのメモリセルは通常バイポーラ
トランジスタに類似の構造に形成せられ、そのＥ／Ｂ接
付に相当する接合葡短絡して１・込む。また、ベース相
当領域は個々のセルに独立に設けられ、接続電極？有し
ない構造である為、該メモリセルはトランジスタ型では
あるが、実際の動作は第１図に示す２個のダイオード全
反対方向に直列接続したものと等価である。
このようなメモリセルは能動素子を含まない為、記録内
容の読取に於てセンス回路全駆動するに十分な出力を得
る為の回路を必要とする。
容の読取に於てセンス回路全駆動するに十分な出力を得
る為の回路を必要とする。
一方、トランジスタのエミッタ回路或はベース回路に７
ユーズを設けたフユーズＲＯＭでは、読取の際トランジ
スタの機能が利用できる為、セルの出力は犬であるが、
フユーズ紫膜ける為、面積的、工程的に不利であり、曹
込電力も太きいという問題がある。
ユーズを設けたフユーズＲＯＭでは、読取の際トランジ
スタの機能が利用できる為、セルの出力は犬であるが、
フユーズ紫膜ける為、面積的、工程的に不利であり、曹
込電力も太きいという問題がある。
本発明の目的は出力が大きく、装置集積の可能なメモリ
セル全提供することである。
セル全提供することである。
本発明の更に他の目的は比較的小電力で曹込むことので
きるメモリセルを提供することである。
きるメモリセルを提供することである。
本発ψ」の先行技術として以下の２つの発明が公知とな
っている。
っている。
まず、特開昭５５−１０５８！：１５公報には第２図に
示すような、Ｎ Ｐ Ｎ トランジスタのベースにツェ
ナーダイオードを接続したメモリセルが開示されている
。該メモリセルの畳込はツェナーダイオードの短絡によ
るものであり、また該セルのマトリックス全構成する場
合はエミッタを共通とし、ツェナーダイオードを介して
ベース回路を行線、列線の一方に、コレクタ回路全他方
に接続する。
示すような、Ｎ Ｐ Ｎ トランジスタのベースにツェ
ナーダイオードを接続したメモリセルが開示されている
。該メモリセルの畳込はツェナーダイオードの短絡によ
るものであり、また該セルのマトリックス全構成する場
合はエミッタを共通とし、ツェナーダイオードを介して
ベース回路を行線、列線の一方に、コレクタ回路全他方
に接続する。
該先行技術は畳込後もトランジスタが残存する故、ベー
ス回路に印加する電圧が低くても十分な出力を生ずると
いう特徴を有するものであるが、メモリセルの具体的構
造は開示されていない。
ス回路に印加する電圧が低くても十分な出力を生ずると
いう特徴を有するものであるが、メモリセルの具体的構
造は開示されていない。
今一つの先行技術は本出願人により出願された特開昭５
１− ］−７６８４公報に開示されている。該技術は第
１図のメモリセルに類似のセルに関するもので、破壊す
べき方の接合全７ヨツトキバリヤに置替えたものである
。小′亀力による書込が可能適している。第３図に於て
１はＰ型領域で、２はクロムのような金属層、両者の界
面３にショットキバリヤが形成され、下方のＰ−Ｎ接合
と反対方向の極性葡壱する。
１− ］−７６８４公報に開示されている。該技術は第
１図のメモリセルに類似のセルに関するもので、破壊す
べき方の接合全７ヨツトキバリヤに置替えたものである
。小′亀力による書込が可能適している。第３図に於て
１はＰ型領域で、２はクロムのような金属層、両者の界
面３にショットキバリヤが形成され、下方のＰ−Ｎ接合
と反対方向の極性葡壱する。
本発明は此等の先行技術と共通する部分に’１＝Ｉ−し
ているが、此等のいずれとも異なる新規なＦＲＯＭ装置
全提供するものであって、トランジスタ形のメモリセル
のエミッタ電極にショットキバリヤを形成せしめ、更に
ワード線として機能する共通ベース領域金有すること全
特徴としている。
ているが、此等のいずれとも異なる新規なＦＲＯＭ装置
全提供するものであって、トランジスタ形のメモリセル
のエミッタ電極にショットキバリヤを形成せしめ、更に
ワード線として機能する共通ベース領域金有すること全
特徴としている。
第４図は本発明のメモリ装置を等制約に示す回路図であ
る。同図よジ明らかな如く、本発明のメモリセルはトラ
ンジスタのエミッタ回路にショットキバリヤダイオード
全接続したものである。該ショットキバリヤダイオード
はＫ ／ Ｂ接合と反対方向になるように接続されてお
り、このショットキバリヤ會破壊短絡することによって
１．込が行なわれる。既に述べたようにショットキバリ
ヤの破壊はＰ−Ｎ接合の破壊に比べて小電力で行ない得
るので、畳込回路が小容量のもので済むという利点を有
している。
る。同図よジ明らかな如く、本発明のメモリセルはトラ
ンジスタのエミッタ回路にショットキバリヤダイオード
全接続したものである。該ショットキバリヤダイオード
はＫ ／ Ｂ接合と反対方向になるように接続されてお
り、このショットキバリヤ會破壊短絡することによって
１．込が行なわれる。既に述べたようにショットキバリ
ヤの破壊はＰ−Ｎ接合の破壊に比べて小電力で行ない得
るので、畳込回路が小容量のもので済むという利点を有
している。
ンヨットキバリヤを短絡したセルは僅かなベース電流で
大きなコレクタ電流を出力するという特徴を有する。４
Ｆ込の行なわれなかったセルはベース電圧がショットキ
バリヤに対して逆方向に印加される為ベース電流は殆ん
ど流れず、コレクタ電流も微小でおる。
大きなコレクタ電流を出力するという特徴を有する。４
Ｆ込の行なわれなかったセルはベース電圧がショットキ
バリヤに対して逆方向に印加される為ベース電流は殆ん
ど流れず、コレクタ電流も微小でおる。
かかる構造のセルの今一つの特徴は読取用の電源電圧が
低くても作動するという点で、これはＥ／Ｂ接合の順方
向立上りよりも高い電圧全印加してやればベース電流が
流れることに因る。
低くても作動するという点で、これはＥ／Ｂ接合の順方
向立上りよりも高い電圧全印加してやればベース電流が
流れることに因る。
本発明のメモリセルの大きな特徴は実際にシリコン基板
上に形成する場合、高集積化が可能であり、接合破壊型
メモリに比べ、わずかな工程の増加だけで形成し得ると
いう点にある。
上に形成する場合、高集積化が可能であり、接合破壊型
メモリに比べ、わずかな工程の増加だけで形成し得ると
いう点にある。
本発明のメモリセルの具体的形状の一例全第５図に示す
０かかる構造は次のようにして実現することができる。
０かかる構造は次のようにして実現することができる。
Ｎ型Ｓ１基板１１にストライプ状のｐ型拡散領域１２ｉ
形成する。該領域は共通ベースとなる領域であジ、ワー
ド線として機能するものである。
形成する。該領域は共通ベースとなる領域であジ、ワー
ド線として機能するものである。
該Ｐ型頭域内にＮ型エミッタ領域１３が形成される。更
に金属層１４が選択的に被着形成される。
に金属層１４が選択的に被着形成される。
１６は８１０２層である。
金属）￥１１４とエミッタ領域１３との界面１５にショ
ットキバリヤが形成されるのであるが、エミッタ領域の
濃度が高いとショットキバリヤの形成が困難になる。そ
れ故、本メモリ装置のエミッタ濃度はトランジスタ形成
上必要な最低の濃度に近いものとして設８１する他、エ
ミッタ拡散工程に於ては外方拡散？利用して表面近傍の
不純物濃度を低下せしめる等の処置によって、より良好
なショットキバリヤを形成することが望ましい。
ットキバリヤが形成されるのであるが、エミッタ領域の
濃度が高いとショットキバリヤの形成が困難になる。そ
れ故、本メモリ装置のエミッタ濃度はトランジスタ形成
上必要な最低の濃度に近いものとして設８１する他、エ
ミッタ拡散工程に於ては外方拡散？利用して表面近傍の
不純物濃度を低下せしめる等の処置によって、より良好
なショットキバリヤを形成することが望ましい。
更に通常使用されるアルミニウムでは十分なバリヤ會形
成し得ぬ場合には白金、ニッケル等仕事函数のより犬な
る金属を使用することによって目的を達することができ
る。
成し得ぬ場合には白金、ニッケル等仕事函数のより犬な
る金属を使用することによって目的を達することができ
る。
第５図の装置ではＮＷ基板１１が共通コレクタになって
いるが、これは適当に分割してもよいものである。また
Ｐ型８ｊ基板上に形成したＮ型エピタキシャル層を共通
コレクタ領域としてもよいものである。
いるが、これは適当に分割してもよいものである。また
Ｐ型８ｊ基板上に形成したＮ型エピタキシャル層を共通
コレクタ領域としてもよいものである。
本発明のメモリセルは機能的にはエミッタ回路にフー−
ズ？設けたフユーズ型のメモリセルに類似するものであ
る。即ちショットキバリヤの残存するセルはフーーズを
溶断したセルに相当し、ショットキバリヤを短絡したセ
ルはフユーズによって接続されているセルに相当する。
ズ？設けたフユーズ型のメモリセルに類似するものであ
る。即ちショットキバリヤの残存するセルはフーーズを
溶断したセルに相当し、ショットキバリヤを短絡したセ
ルはフユーズによって接続されているセルに相当する。
従って本発明のメモリセルの読取には、このフユーズＲ
ＯＭに使用される読取回路全そのまま使用することが可
能である。
ＯＭに使用される読取回路全そのまま使用することが可
能である。
以上説明したように本発明のメモリ装置は従来の接合破
壊型メモリセルに比較して低電圧で動作し、読取が容易
であるという特徴を有し、またフユーズ型メモリセルに
比較して書込電力が小、高集積可能という特徴を有する
ものである。
壊型メモリセルに比較して低電圧で動作し、読取が容易
であるという特徴を有し、またフユーズ型メモリセルに
比較して書込電力が小、高集積可能という特徴を有する
ものである。
第１図乃至第３図は従来技術を示す図、８ｇ４図及び第
５図は本発明全示す図であって、図に於てヤを形成する
界面、１１はＮ型Ｓｊ基板、１２はＰ型領域、１３はＮ
型領域、１４は金嬉層、１５はンヨットキバリャ全形成
する界面である。 屏１図 算２図 算４図 ６０３ 茸 Ｓ 図 （ＡＩ Ｃ″−１
５図は本発明全示す図であって、図に於てヤを形成する
界面、１１はＮ型Ｓｊ基板、１２はＰ型領域、１３はＮ
型領域、１４は金嬉層、１５はンヨットキバリャ全形成
する界面である。 屏１図 算２図 算４図 ６０３ 茸 Ｓ 図 （ＡＩ Ｃ″−１
Claims (1)
- 一個の半導体基板内に形成されたコレクタを共通とする
複数のバイポーラトランジスタ紫有し、該トランジスタ
は複数の群を構成し、該群に於てはベース領域は共通に
形成せられ、更に個々のトランジスのエミッタ領域に接
して設けられた金属Ｎは該エミッタ領域との間にンヨッ
）・キバリャ形成して成ることｔ特徴とするプログラマ
ブル読出専用メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56142915A JPS5845698A (ja) | 1981-09-10 | 1981-09-10 | プログラマブル読出専用メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56142915A JPS5845698A (ja) | 1981-09-10 | 1981-09-10 | プログラマブル読出専用メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5845698A true JPS5845698A (ja) | 1983-03-16 |
Family
ID=15326574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56142915A Pending JPS5845698A (ja) | 1981-09-10 | 1981-09-10 | プログラマブル読出専用メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5845698A (ja) |
-
1981
- 1981-09-10 JP JP56142915A patent/JPS5845698A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3792319A (en) | Poly-crystalline silicon fusible links for programmable read-only memories | |
| CA1147818A (en) | Semiconductor integrated circuit device having control signal generating circuits | |
| JPS607388B2 (ja) | 半導体記憶装置 | |
| JPS63172454A (ja) | 半導体集積回路 | |
| US3848238A (en) | Double junction read only memory | |
| US4918563A (en) | ECL gate array semiconductor device with protective elements | |
| JPS5831569A (ja) | 半導体ｒｏｍアレイおよびその製造法 | |
| US4412308A (en) | Programmable bipolar structures | |
| JPH0346981B2 (ja) | ||
| JPS5845698A (ja) | プログラマブル読出専用メモリ装置 | |
| US20020050606A1 (en) | Semi-monolithic memory with high-density cell configurations | |
| JPS5848956A (ja) | 集積回路 | |
| JP2744504B2 (ja) | 自己走査型発光素子アレイ | |
| US3823348A (en) | Monolithic integrated structure including fabrication and package therefor | |
| JPS6329421B2 (ja) | ||
| JPS62117363A (ja) | 半導体装置 | |
| JPS6126159B2 (ja) | ||
| JPS6237538B2 (ja) | ||
| JPS58159372A (ja) | 半導体装置 | |
| JPS62256469A (ja) | 半導体メモリ | |
| JPS63281298A (ja) | 半導体記憶装置 | |
| JPS6388840A (ja) | マスタスライス集積回路 | |
| JPS63226958A (ja) | 半導体記憶装置 | |
| JPH0344951A (ja) | 半導体装置 | |
| JPS6223923B2 (ja) |