JPS5847455Y2 - 自動電力オフ装置 - Google Patents
自動電力オフ装置Info
- Publication number
- JPS5847455Y2 JPS5847455Y2 JP1978046808U JP4680878U JPS5847455Y2 JP S5847455 Y2 JPS5847455 Y2 JP S5847455Y2 JP 1978046808 U JP1978046808 U JP 1978046808U JP 4680878 U JP4680878 U JP 4680878U JP S5847455 Y2 JPS5847455 Y2 JP S5847455Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- time constant
- power
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
- Power Sources (AREA)
- Stand-By Power Supply Arrangements (AREA)
Description
【考案の詳細な説明】
本考案は一定時間だけ電力を供給する自動電力オフ装置
に関し、特に大規模集積回路LSIの動作に応じて駆動
時間を延長する自動電力オフ装置に関する。
に関し、特に大規模集積回路LSIの動作に応じて駆動
時間を延長する自動電力オフ装置に関する。
従来、電源投入後一定時間だけオンする回路及び電源ス
ィッチがオンし引続き駆動用の信号が発生している場合
駆動信号が終了してから一定時間経過すると自動的にオ
フする回路がある。
ィッチがオンし引続き駆動用の信号が発生している場合
駆動信号が終了してから一定時間経過すると自動的にオ
フする回路がある。
例えば第1図の実施例は、電卓のLSIIを、キー操作
の度に出力がLSIIから供給される信号線10の出力
がなくなってから即ち最後0キ一操作から一定時間経過
したら自動的に電力をオフする回路である。
の度に出力がLSIIから供給される信号線10の出力
がなくなってから即ち最後0キ一操作から一定時間経過
したら自動的に電力をオフする回路である。
T1はLSIIに直列に挿入されて電源2からの電力を
オン、オフする第1トランジスタで、第1トランジスタ
T1のベースには第2トランジスタT2が接続されて第
1トランジスタT1のオン、オフ制御をしている。
オン、オフする第1トランジスタで、第1トランジスタ
T1のベースには第2トランジスタT2が接続されて第
1トランジスタT1のオン、オフ制御をしている。
第2トランジスタT2のベースには抵抗R1とコンデン
サC1とからなる時定数回路3が形成され、その中点に
はオンスイッチ4オフスイツチ5が接続されて、コンデ
ンサC1の放電又は充電を行なう。
サC1とからなる時定数回路3が形成され、その中点に
はオンスイッチ4オフスイツチ5が接続されて、コンデ
ンサC1の放電又は充電を行なう。
T3は第3トランジスタで、LSIIからキー操作の度
に信号線10に供給される出力によってオンジ、コンデ
ンサC1を放電させるものであり、オンスイッチ4と同
様な動きをする。
に信号線10に供給される出力によってオンジ、コンデ
ンサC1を放電させるものであり、オンスイッチ4と同
様な動きをする。
上記回路に於いてオンスイッチ4を一瞬押圧すると、一
時的にコンデンサC1の両端がアースされ内部電荷が放
電されることにより、抵抗R1を介して第2トランジス
タT2が導通される。
時的にコンデンサC1の両端がアースされ内部電荷が放
電されることにより、抵抗R1を介して第2トランジス
タT2が導通される。
第2トランジスタT2の導通で第1トランジスタT1が
導通される為、LSIIに電源2から電力が与えられる
。
導通される為、LSIIに電源2から電力が与えられる
。
第2トランジスタT2はコンデンサC1の充電が完了す
る迄、即ちCR17’)時定数で定まる一定時間経過し
充電電流が流れなくなる迄導通され、コンデンサC1の
充電完了でオフされることにより、第1トランジスタT
1がオフされLSIIへの電力が遮断される。
る迄、即ちCR17’)時定数で定まる一定時間経過し
充電電流が流れなくなる迄導通され、コンデンサC1の
充電完了でオフされることにより、第1トランジスタT
1がオフされLSIIへの電力が遮断される。
したがってオンスイッチ4の操作から一定時間LSII
に電力を供給することができる。
に電力を供給することができる。
電力が遮断された後再度オンスイッチ4を押圧すれば上
記と同様に動作する。
記と同様に動作する。
またLSIIに電力が供給されている動作中にオフスイ
ッチ5を押圧すると、急速にコンデンサC1が充電され
ることにより、第1、第2トランジスタT1.T2がオ
フされLSIIへの電力供給が遮断される。
ッチ5を押圧すると、急速にコンデンサC1が充電され
ることにより、第1、第2トランジスタT1.T2がオ
フされLSIIへの電力供給が遮断される。
またオンスイッチ4の抑圧でLS I 1に電力が供給
されているとLSllの動作中に、キー操作が行なわれ
ると、LSIIから信号線10に信号が与えられること
により、第3トランジスタT3がオンしコンデンサC1
の電荷を放電させるので、時定数回路3が初期状態にも
どされ、その後一定時間はLSllに電力を供給する。
されているとLSllの動作中に、キー操作が行なわれ
ると、LSIIから信号線10に信号が与えられること
により、第3トランジスタT3がオンしコンデンサC1
の電荷を放電させるので、時定数回路3が初期状態にも
どされ、その後一定時間はLSllに電力を供給する。
したがってキー操作が行なわれている間はLSIIに電
力が供給され続け、最後のキー操作から一定時間経過し
た場合に電力が自動的に遮断される。
力が供給され続け、最後のキー操作から一定時間経過し
た場合に電力が自動的に遮断される。
上記回路は一般的には正常に動作するが、LSIIの消
費電力が少ない場合、第1、第2トランジスタTI、T
2のベース電流も少なく、時定数回路3による第1、第
2トランジスタTI、T2のオフ動作に於いても急速に
オフするのではなく、除徐に不動作となるため完全にオ
フするまでに長時間要し、その間LSIIが不定動作を
するので不必要な信号が再度発生する事があり、いつま
でもオフしない事がある。
費電力が少ない場合、第1、第2トランジスタTI、T
2のベース電流も少なく、時定数回路3による第1、第
2トランジスタTI、T2のオフ動作に於いても急速に
オフするのではなく、除徐に不動作となるため完全にオ
フするまでに長時間要し、その間LSIIが不定動作を
するので不必要な信号が再度発生する事があり、いつま
でもオフしない事がある。
又完全にオフする迄に長時間かかる為、表示器に液晶表
示器を使用した場合、表示が除々に薄くなり好ましくな
いものであった。
示器を使用した場合、表示が除々に薄くなり好ましくな
いものであった。
従って本考案は上記回路に見られる不安定動作をなくし
、急速にオフ状態となる自動電力オフ装置を提供するも
のである。
、急速にオフ状態となる自動電力オフ装置を提供するも
のである。
第2図は本案の一実施例を示す回路図であり、第1図と
同一のものには同一の符号を用いる。
同一のものには同一の符号を用いる。
第1図と異なる点は抵抗R1及びコンデンサC1から収
る時定数回路3及び第3トランジスタT3に第1トラン
ジスタT1の出力線11を接続し、第1トランジスタT
I、時定数回路3、第2トランジスタT2からなる閉回
路を形成している。
る時定数回路3及び第3トランジスタT3に第1トラン
ジスタT1の出力線11を接続し、第1トランジスタT
I、時定数回路3、第2トランジスタT2からなる閉回
路を形成している。
さらにオンスイッチ4を第2トランジスタT2の工□ツ
ターコレクタ間に接続し、オフスイッチ5をアースと第
1トランジスタT1のベース間に接続している点が異な
る。
ターコレクタ間に接続し、オフスイッチ5をアースと第
1トランジスタT1のベース間に接続している点が異な
る。
第2図の回路に於いて、オンスイッチ4を一瞬押圧する
と抵抗R2を介して第1トランジスタT1のベースに正
電位が与えられ、第1トランジスタT1がオンする。
と抵抗R2を介して第1トランジスタT1のベースに正
電位が与えられ、第1トランジスタT1がオンする。
そして第1トランジスタT1の出力線11を介して時定
数回路3と第3トランジスタT3が能動化され、コンデ
ンサC1に充電が行なわれる。
数回路3と第3トランジスタT3が能動化され、コンデ
ンサC1に充電が行なわれる。
充電が行なわれている期間中第1、第2トランジスタT
I、T2が導通され続けLSIIに電力が供給される。
I、T2が導通され続けLSIIに電力が供給される。
そこで一定時間経過するとコンデンサC1の電圧が高く
なり、第2トランジスタT2がオフとなる。
なり、第2トランジスタT2がオフとなる。
第2トランジスタT2のコレクタは抵抗R2を介して第
1トランジスタT1のベースに接続されており、第2ト
ランジスタT2の出力が第1トランジスタT1をもオン
からオフとするので、時定数回路3の電流を遮断するよ
うになる。
1トランジスタT1のベースに接続されており、第2ト
ランジスタT2の出力が第1トランジスタT1をもオン
からオフとするので、時定数回路3の電流を遮断するよ
うになる。
つまり第1トランジスタTI、時定数回路3及び第2ト
ランジスタT2からなる閉回路によって、第1、第2ト
ランジスタTI、T2は急速にオフ状態となり従来のよ
うに中間の不安定領域がない。
ランジスタT2からなる閉回路によって、第1、第2ト
ランジスタTI、T2は急速にオフ状態となり従来のよ
うに中間の不安定領域がない。
第1、第2トランジスタTI、T2がオンのとき、オフ
スイッチ5を押圧すると第1トランジスタT1のベース
がアース電位となって第1トランジスタT1がオフ、そ
の影響で第2トランジスタT2もオフとなり、閉回路に
よってオフ状態が維持される。
スイッチ5を押圧すると第1トランジスタT1のベース
がアース電位となって第1トランジスタT1がオフ、そ
の影響で第2トランジスタT2もオフとなり、閉回路に
よってオフ状態が維持される。
この状態でオンスイッチ4を押圧すると上記と同様に一
定時間だけ第1、第2トランジスタTI、T2がオンし
てLSIに電力を供給する。
定時間だけ第1、第2トランジスタTI、T2がオンし
てLSIに電力を供給する。
上記の第1、第2トランジスタTI、T2がオンのとき
、時定数回路3のコンデンサC1に充電が行なわれてい
る途中にキー操作でLSllから信号線10に信号が供
給され第3トランジスタT3に与えられると、第3トラ
ンジスタT3の導通でコンデンサC1の電荷が放電され
るので時定数回路3は初期状態となり、前述のようにキ
ー操作が行なわれている間はLSllに電力を供給し続
ける。
、時定数回路3のコンデンサC1に充電が行なわれてい
る途中にキー操作でLSllから信号線10に信号が供
給され第3トランジスタT3に与えられると、第3トラ
ンジスタT3の導通でコンデンサC1の電荷が放電され
るので時定数回路3は初期状態となり、前述のようにキ
ー操作が行なわれている間はLSllに電力を供給し続
ける。
第3図は第2図のa、b、c、点の動作波形を示すもの
で、図示例はオンスイッチ4がTa時点で押圧され、コ
ンデンサC1の充電によって自動的にTb時点でオフす
る事を示している。
で、図示例はオンスイッチ4がTa時点で押圧され、コ
ンデンサC1の充電によって自動的にTb時点でオフす
る事を示している。
上記例では時定数回路として、コンデンサC1と抵抗R
1とを直列接続しているが、抵抗R1を第2トランジス
タT2のエミッタと電源2間に挿入しても同様に時定数
回路が形成されるし、その時の抵抗値は上記例に比べて
第2トランジスタT2の電流増幅率を比とするだけで小
さい値となる。
1とを直列接続しているが、抵抗R1を第2トランジス
タT2のエミッタと電源2間に挿入しても同様に時定数
回路が形成されるし、その時の抵抗値は上記例に比べて
第2トランジスタT2の電流増幅率を比とするだけで小
さい値となる。
以上の如く本考案の自動電力オフ装置は、大規模集積回
路LSIの電力供給回路に接続されLSIへの電力供給
を制御する第1スイツチインク素子と、第1スイツチン
グ素子のスイッチングを制御する第2スイツチング素子
と、第2スイツチング素子のスイッチング期間を制御す
る時定数回路と、LSIよりの出力信号によりスイッチ
ングされ前記時定数回路を初期状態に設定する第3スイ
ツチング素子と前記第1スイツチング素子を強制的にオ
ンさせるスイッチ手段よりなり、前記時定数回路を第1
スイツチング素子の出力と第2スイッチング素子間に接
続し、第1スイツチング素子の導通から時定数回路で設
定される一定時間LSIに電力を供給すると共に、LS
Iの、駆動中にLSIからの信号で第3スイツチング素
子をオンさせ時ン 定数回路を初期状態に設定することにより再度一定時間
LSIに電力を供給するもので、例えばキー信号によっ
て再度時定数回路を初期状態にする電卓用LSIではキ
ー人力終了後一定時間でオフするものとなり、オフ後は
まったく電力が消費されないので、LSIの電力消費が
非常に小さい場合には大変有益である。
路LSIの電力供給回路に接続されLSIへの電力供給
を制御する第1スイツチインク素子と、第1スイツチン
グ素子のスイッチングを制御する第2スイツチング素子
と、第2スイツチング素子のスイッチング期間を制御す
る時定数回路と、LSIよりの出力信号によりスイッチ
ングされ前記時定数回路を初期状態に設定する第3スイ
ツチング素子と前記第1スイツチング素子を強制的にオ
ンさせるスイッチ手段よりなり、前記時定数回路を第1
スイツチング素子の出力と第2スイッチング素子間に接
続し、第1スイツチング素子の導通から時定数回路で設
定される一定時間LSIに電力を供給すると共に、LS
Iの、駆動中にLSIからの信号で第3スイツチング素
子をオンさせ時ン 定数回路を初期状態に設定することにより再度一定時間
LSIに電力を供給するもので、例えばキー信号によっ
て再度時定数回路を初期状態にする電卓用LSIではキ
ー人力終了後一定時間でオフするものとなり、オフ後は
まったく電力が消費されないので、LSIの電力消費が
非常に小さい場合には大変有益である。
第1図は従来例を示す回路図、第2図は本案の一実施例
を示す回路図、第3図は第2図の動作波形を示す図であ
る。 図に於いて1はLSI、3は時定数回路、4はオンスイ
ッチ、5はオフスイッチ、TI、T2.T3はトランジ
スタである。
を示す回路図、第3図は第2図の動作波形を示す図であ
る。 図に於いて1はLSI、3は時定数回路、4はオンスイ
ッチ、5はオフスイッチ、TI、T2.T3はトランジ
スタである。
Claims (1)
- 大規模集積回路LSIの電力供給回路にコレクタ・エミ
ッタ間が接続されLSIへの電力供給を制御する第1ト
ランジスタと、該第1トランジスタのスイッチングを制
御するよう第1トランジスタのベース電極と電源間に接
続された第2トランジスタと、該第2トランジスタのス
イッチング期間を制御するよう第2トランジスタのベー
ス電極と第1トランジスタのコレクタ出力間に接続され
た時定数回路と、LSIよりの出力信号によりスイッチ
ングされ前記時定数回路を短絡し初期状態に設定するよ
う接続された第3トランジスタと、前記第2トランジス
タと並列に接続され前記第1トランジスタを強制的にオ
ンさせるスイッチ手段よりなり、LSIへの電力供給期
間を制(財)するよう構成したことを特徴とする自動電
力オフ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978046808U JPS5847455Y2 (ja) | 1978-04-06 | 1978-04-06 | 自動電力オフ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978046808U JPS5847455Y2 (ja) | 1978-04-06 | 1978-04-06 | 自動電力オフ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54148430U JPS54148430U (ja) | 1979-10-16 |
| JPS5847455Y2 true JPS5847455Y2 (ja) | 1983-10-29 |
Family
ID=28927619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1978046808U Expired JPS5847455Y2 (ja) | 1978-04-06 | 1978-04-06 | 自動電力オフ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5847455Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2779411B2 (ja) * | 1985-03-01 | 1998-07-23 | キヤノン株式会社 | スイツチング装置 |
| JPH0421108Y2 (ja) * | 1985-03-20 | 1992-05-14 |
-
1978
- 1978-04-06 JP JP1978046808U patent/JPS5847455Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54148430U (ja) | 1979-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003018822A (ja) | チャージポンプ用ラッシュカレント制限回路 | |
| JPS5847455Y2 (ja) | 自動電力オフ装置 | |
| JPH05252006A (ja) | 電力mosトランジスタを高電位側駆動構成において駆動するためのブートストラップ回路 | |
| JPS586964B2 (ja) | 電源制御方式 | |
| US3022467A (en) | Oscillator circuit with power transistor output stage | |
| JPH0767066B2 (ja) | 電圧制御発振器 | |
| JPH08504319A (ja) | 負荷電流を自動的に減少させる回路配列 | |
| US4403309A (en) | Automatic back-up circuit | |
| JP3488757B2 (ja) | 電子機器類の電源供給回路 | |
| JP4048723B2 (ja) | 太陽電池の充電回路とそれを搭載した半導体装置 | |
| JP2701266B2 (ja) | 電子機器 | |
| JPH05292735A (ja) | 降圧型スイッチングレギュレータ | |
| JPS6243389Y2 (ja) | ||
| JP3239459B2 (ja) | 電源電圧監視回路 | |
| JPS647701B2 (ja) | ||
| JPS635296Y2 (ja) | ||
| SU1742979A1 (ru) | Генератор импульсов | |
| JP2521374B2 (ja) | 充放電回路 | |
| JPH0237063Y2 (ja) | ||
| JPH09261024A (ja) | スイッチング回路 | |
| JPH0223068Y2 (ja) | ||
| JP3540869B2 (ja) | 自己バイアス型電子回路用のスタータ回路装置 | |
| JPH0450660Y2 (ja) | ||
| JPS6138290Y2 (ja) | ||
| JPS644289Y2 (ja) |