JPS584813B2 - メサガタハンドウタイソウチノセイホウ - Google Patents

Description

【発明の詳細な説明】 本発明は、メサ型半導体装置、特にそのＰＮ接合が露出
する半導体基体表面を不活性化被膜、いワユるパツシベ
ーション用被膜にて覆うようにしたメサ型半導体装置の
製法に係わる。

メサ型半導体装置、例えばメサ型ダイオード、メサ型パ
ワートランジスタ等に於ては、プレナー型に比し、高耐
圧化をはかることができること、同一の半導体ペレット
サイズで大きな出力を得ることができるということなど
の利点を有し、更に少くとも１つの接合が、その製造に
当って半導体基体の全域に亘る平坦な接合として形成す
るものであって、選択的拡散等によらざるようになされ
るので、この選択的拡散等に伴う拡散マスクの形成、こ
のマスクに対する窓あけのための極めて煩雑な工程によ
るフォトエッチング等をプレナー型の場合に比し、少く
とも一回減少できるので、製造が簡略化されるという利
点を有する。

しかしながら、反面このメサ型半導体装置に於て、半導
体表面に露出するＰＮ接合、例えばメサ溝の側面、或い
はメサの頂面等に露出する接合表面を覆ってパツシベー
ション用被膜を形成する場合、メサ溝の形成後、即ち、
すでに少くともメサ溝によって横切られる平坦な接合が
形成されている状態で、このパツシベーション用被膜を
形成する必要があるがために、このパツシベーション用
被膜の形成に際して高温加熱を伴うことは不純物濃度分
布に変動をもたらし、特性に影響を及ぼす。

したがって、とのメサ型半導体装置に於て、このパツシ
ベーション用被膜を半導体表面の熱酸化によって形成す
ることは好ましくなく比較的低湖の化学的気相成長法等
によつて形成することが望ましい。

一方、パツシベーション用被膜としては、一般にＳｉＯ
２、Ｓｉ３Ｎ４或いは樹脂等が用いられているが、半導
体基体との熱膨脹率の差が大であるとか、耐湿性に難点
があるとか、更に例えばＳｉＯ２では、ナトリウムイオ
ンに対する遮断効果に欠けるとか、絶縁体であるために
メモリ作用があるとかの難点があって稍々信頼性に欠け
る欠点がある。

このような欠点がないパツシベーション用被膜として少
くとも半導体基体に被着される層を半絶縁性の被膜例え
ば高純度のシリコン或いは酸素がドープされたシリコン
の多結晶層或いは非結晶質層によって形成することが提
唱されるに至っている。

又、このようにパツシベーション用被膜が形成されたメ
サ型半導体装置に於て、このパツシベーション用被膜に
電極窓をフォトエッチングによって形成する場合、半導
体基体表面にはメサ溝による激しい凹凸が生じているた
めに、そのフォトエッチングに際してフォトレジストを
例えば通常の如く回転塗布法によって形成しても、メサ
の肩部にはこのフォトレジストが十分な厚みに塗布され
ず、その後このフォトレジストを露光現像してパターン
化し、之をエッチングマスクとして上述のパツシベーシ
ョン被膜にエッチングを行うと、メサの肩部が十分マス
クされず、この部分のパツシベーション用被膜がエッチ
ング除去されてしまい、半導体基体表面の保護が不十分
となり、信頼性を低めるという欠点がある。

本発明は上述した諸欠点を生ずることなく信頼性の高い
この種半導体装置を得ることができるメサ型半導体装置
の製法を提供せんとするものである。

先ず、第１図を参照してメサ型ダイオード、例えばバリ
キャツプを得る場合をその工程順に沿って説明する。

第１図Ａに示す如く、半導体基体１を設け、その少くと
も一主面上に、第１及び第２のマスク層２及び３を積層
被着する。

半導体基体１は、例えばシリコン基体より成り、Ｎ型の
比較的低い不純物濃度を有する半導体層と、之の上に全
面的に、拡散又はエビタキシャル成長等によってＰ型の
半導体層が形成されて基体１の上記一主面に沿って平坦
なＰＮ接合Ｊが形成された構成を有する。

又、この基体１上に被着される第１及び第２のマスク層
２及び３は夫々基体１に対するエッチング液によって侵
され難く 互にエッチング特性の異るもの、即ちマスク層２に対す
るエッチング液によってはマスク層３が侵されることが
ないか十分遅いエッチング速度を有するものより構成す
る。

このような特性を有するマスク層としては、マスク層２
としてＳｉＯ２を、マスク層３としてＳｉ３Ｎ４を用い
得る。

第１図Ｂに示す如く、マスク層２及び３に対し、順次選
択的エッチングを行って、基体１のメサ溝を形成する部
分上をエッチング除去する。

次に第１図Ｃに示す如く、上層のマスク層３に対し選択
的エッチングを行って、最終的に電極窓を形成せんとす
る部分上のみを残して他部をエッチング除去する。

この場合、マスク層３の外周縁はマスク層２の外周縁よ
り所要の巾Ｗだけ内側に入り込むようにする。

その後、第１図Ｄに示す如く、マスク層３及び２をエッ
チングマスクとして基体１にメサエッチングを行い接合
Ｊを横切る深さのメサ溝４を形成する。

この場合、メサ溝４はサイドエッチングによってマスク
層２下にも巾ωをもって入り込む如く形成される。

次に第１図Ｅに示す如く、第２のマスク層３をマスクと
してその下層の第１のマスク層２をエッチングし、その
マスク層３によって覆われていない部分のみならず、過
剰のエッチング即ちオーバーエッチングによってマスク
層３の周縁下に所要の巾Ｗｏをもって入り込むエッチン
グを行ってひさし５を形成する。

その後、第１図Ｆに示す如く、比較的低温による化学的
気相成長法によって半絶縁性のパッシベーション用被膜
６を形成する。

かくするとマスク層３のひさし５下とマスク層２を有す
る部分を除いて他部の基体１０表面にパツシベーション
用被膜６が被着される。

又、この場合、マスク層３上にも被膜６が生成されるが
、マスク層２及び３の和の厚さｔと、ひさし５の巾Ｗｏ
を被膜６の厚さに応じて予め適当に選定することによっ
て被膜６が、層３上の部分と、他部との間で段切れ７を
生ずるようになす。

この半絶縁性被膜６は、化学的気相成長法（以下ＣＶＤ
法という）で、例えば６５０℃でシランＳｉＨ４の熱分
解によって形成した高純度の多結晶シリコン層、又はＳ
ｉＨ４と例えばＮ２０、ＮＯ、ＮＯ２等を用 よって酸素をドープした多結晶シリコン層より構成する
。

このようにして形成した多結晶シリコンによる半絶縁性
被膜６は、基体１に対する密着性が、例えばＣＶＤ法に
よって形成したＳｉＯ２或いはＳｉ３Ｎ４に比し極めて
優れている。

尚、このようなＣＶＤ法によって多結晶シリコン層によ
る被膜６を形成する場合、パツシベーションの目的から
その厚さは０．２μｍ以上望ましくは０．５μｍ以上に
選ばれることが望ましく、この厚みで上述して段切れ７
を生じさせるには、例えばマスク層２の厚さを１．０μ
ｍ以上、マスク層３の厚さを０．１μｍ以上とし、層２
のオーバーエッチング分即ち巾Ｗｏを層２の厚みの約２
倍以上とする。

因みに、ひさし５を形成しない場合には、上述したＣＶ
Ｄ法による多結晶シリコン層に段切れを起こさせる段の
高さは、被膜６即ち多結晶シリコン層の厚さの３〜４倍
も必要となり、このような厚いマスク層を基体１上に形
成することは、作業上の問題のみならず、熱歪等の熱に
よる望ましくない影響が生じてくる。

その後、第１図Ｇに示す如く、マスク層２をエッチング
除去して、之の上のマスク層３と被膜６を除去し、此処
に電極窓８を形成する。

この場合、マスク層２に対するエッチングは、被膜６０
段切れ７を通じて行われるので、確実且つ速やかに層２
を除去することができる。

次に第１図Ｈに示す如く電極窓８を通じて基体１０メサ
１０上に露出する半導体領域（図示の例ではＰ型の領域
）上に電極９をオーミツクに被着する。

かくすれば、接合Ｊが臨むメサ溝４の内面を含んで基体
１の表面に半絶縁性のパツシベーション用被膜６が形成
されたメサ型半導体装置１１が構成される。

尚、このようにして得たメサ型半導体装置１０に於て、
そのパツシベーション用被膜６がメサ溝４のみならずこ
の溝４によって囲まれるメサ１０上に跨って即ちその肩
部を覆って形成されるように、第１図Ｃについて説明し
た工程に於でのマスク層３の周縁とマスク層２の周縁と
の間の巾Ｗを選定するものとし、この巾Ｗとしては、例
えば１０μｍ以上に選定される。

第１図に説明した例は、１つの接合Ｊを有し、メサ１０
上に１つの電極９を形成するバリキャツプを得る場合で
あるが、メサ１０に更に他の接合を有し、メサ１０上に
臨む２つ以上の各半導体領域に夫々電極を形成するよう
な例えばメサ型トランジスタを得る場合の一例を第２図
を参照して説明する。

尚、この例に於て第１図と対応する部分には同一符号を
付して重複説明を省略するが、この例では半導体基体１
が、コレクタの低抵抗領域を構成する例えばＮ型の高不
純物濃度を有する半導体層１ａ上に、之と同導電型のコ
レクタの高抵抗領域を構成する低不純物濃度の半導体層
１ｂ払更に之の上にベース領域を構成する他の導電型を
有する例えＨｐ型の半導体層１ｃが全面的に形成されコ
レクタ接合となるとＰＮ接合Ｊが基体１の面方向に沿っ
て平担に形成され、更に半導体層１ｃ上に選択的に之と
異る導電型の例えばＰ型のエミツタ領域となる拡散領域
１ｄが形成されエミツタ接合ＪＥが形成されて成る。

第２図Ａに示す如くこの基体１０表面に第１図Ａについ
て説明したと同様にマスク層２及び３を被着形成する。

そして第２図Ｂに示す如く之等マスク層２及び３に選択
的エッチングを行って領域１ｄを有する部分とその周囲
を所要の巾に渡る如く残して、他部のメサ溝を形成せん
とする部分を第１図Ｂについて説明したと同様に除去す
る。

次に、第２図Ｃに示す如く、更にマスク層３に選択的エ
ッチングを行って、最終的にメサ上に於で電極を形成す
べき部分即ち領域１ｄ上のエミツタ電極を形成せんとす
る部分上払半導体層１ｃ上のベース電極を形成せんとす
る部分上とを残して他部のマスク層３をエッチング除去
する。

図示の例では領域１ｄ上に島状にマスク層３ｄを形成し
、之を囲んでそのまわりに所要の間隔を保持して環状に
半導体層１ｃに於でマスク層３Ｃを形成した場合である
。

この場合に於ても外側のマスク層３ｃの外周縁はマスク
層２の外周縁より前述した実施例と同様に所要の巾Ｗを
もって内側に位置するようになす。

次に、第２図Ｄに示す如く、マスク層２をマスクとして
第１図Ｄについて説明したと同様に基体１に対しメサエ
ツチングを行ってメサ溝４を接合Ｊを横切る深さに形成
し、このメサ溝４によって、領域１ｄを有するメサ１０
を形成する。

その後、第２図Ｅに示す如く第１図Ｅについて説明した
と同様にマスク層２に対し、オーバーエッチングを行っ
てマスク層３の各部分３ｄ及び３ｃの各外周に夫々巾Ｗ
ｏをもって突出するひさし５を形成する。

その後、第２図Ｆに示す如く、第１図Ｆについて説明し
たと同様に高純度の多結晶シリコン層又は酸素がドープ
された多結晶シリコン層をＣＶＤ法によって生成し、パ
ツシベーション用被膜６を形成する。

この場合に於ても、マスク層２及び３の厚みの和ｔとひ
さし５の突出巾ＷＯが適当に選ばれていることによって
、被膜６の各マスク層３の部分３ｄ及び３ｃ上に形成さ
れた部分と、基体Ｌ上に直接形成された部分との間には
、段切れ７が形成される。

次に、第２図Ｇに示す如く、第１図Ｇについて説明した
と同様に、段切れ７を通じてマスク層２をエッチングし
、之と之の上のマスク層３と被膜６とをとり去り、領域
１ｄ上にエミツタ電極窓８ｄを形成し、その周囲の半導
体層１ｃ上に環状のベース電極窓８ｃを形成する。

次いで、第２図Ｈに示す如く窓８ｄ及び８ｃを通じて夫
々基体１のメサ１０の頂面にのぞむ領域１ｄ即ちエミツ
タ領域上と、半導体層１ｃ即ちベース領域上とにエミツ
タ電極９ｄとベース電極９ｃとをオーミツクに被着する
。

かくすれば、メサ溝４内に延びるコレクタ接合Ｊの表面
とメサ１０の頂面に延びるエミツタ接合ＪＥの各表面が
夫々半絶縁性のパツシベーション用被膜６によって覆わ
れたメサ型トランジスタ２１が構成される。

上述したように本発明製法によれば、半導体例えばシリ
コン基体１上に多結晶シリコン層等より成る半絶縁性の
例えばＯがドープされた多結晶シリコン層より成るパツ
シベーション用被膜６を形成するものであるから冒頭に
述べたような電荷の蓄積効果によるメモリ作用等を回避
できると共に、之に対し電極窓を形成する際し、従来の
ようにフォトエッチングによらず、マスク層２の除去に
よって行うものであるのでパッシベーション被膜６に肩
切れ等が生ずることなく信頼性の高いメサ型半導体装置
を得ることができる。

又、上述したように半絶縁性パッシベーション用被膜６
として、高純度の多結晶シリコン層を用いるときは、そ
の比抵抗は１０５〜１０７Ωｃｍとなるに比し酸素が２
０ａｔｏｍ％以上ドープされた多結晶シリコン層を用い
るときは１０７〜１０９Ωｃｍとすることができる。

したがって例えばトランジスタに於てｈＦＥの高いメサ
型トランジスコを得んとする場合は、接合Ｊｅ上に即ち
エミツターベース間上に差し渡るパツシベーション用被
膜６としては、両者間のリークを低め得る高抵抗の酸素
がドープされた多結晶シリコン層を用いることが望まし
い。

尚、上述した例ではパツシベーション用被膜が単層の多
結晶シリコン層によって形成した場合であるが、第３図
及び第４図に示す如くパッシベーシヨン用被膜として下
層に前述したと同様の多結晶ジリコン層より成る被膜６
Ａを形成し、之の上にＣＶＤ法によって窒素Ｎがドープ
された多結晶シリコン若しくはＳｉ３Ｎ４層より成る被
膜６Ｂを形成した多層の構成とすることもできる。

この層６Ｂの形成は、上述したＣＶＤ法に於て、酸素供
給源としてのＮ２Ｏ、ＮＯ、ＮＯ２に代えてＮＨ３を用
い之をＳｉＨ４と共に送りＮがドープされ多結晶シリコ
ン層又はＳｉ３Ｎ４を生成する。

尚、このＮがドープされた多結晶層は、Ｎを５７ａｔｏ
ｍ％以上ドープするときその比抵抗は５×１０９Ωｃｍ
以上となった。

そして、このようにＮがドープされた多結晶シリコン層
又はＳｉＮ４層６Ｂを形成するときは、パツシベーショ
ン用被膜６の耐湿性等を一層向上でき信頼性の高い半導
体装置を得ることができると共に、電極９，９ｄ，９ｃ
を例えばＮｉメツキで選択的に形成できる利益がある。

即ち、Ｎがドープされた多結晶Ｓｉ層又はＳｉ３Ｎ４層
上には、Ｎｉメツキが生成されないので之がマスクとな
って窓８，８ｄ、８ｃを通じて露出するＳｉ基体上にの
み選択的に電極を形成することができる。

尚、基体１と各電極との密着性を向上するために或る場
合は、窓８，８ｄ，８ｃを通じて露出する基体表面をＫ
ＯＨ処理によって粗面化し置くこともできる。

尚、上述した例は、本発明をメサ型のダイオード（パリ
キャツプ）とトランジスタについて説明した場合である
が、他の半導体装置例えば集積回路に適用することもで
きる。

【図面の簡単な説明】

第１図ＡないしＨは本発明製法の一例を示す各工程の拡
大断面図、第２図ＡないしＨは本発明製法の他の一例を
示す各工程の拡大断面図、第３図及び第４図は夫々本発
明製法の他の例によって得たメサ型半導体装置の拡大断
面図である。 １は半導体基体、２及び３ぱ第１及び第２のマスク層、
４はメサ溝、１０はメサ、Ｊ及びＪＥはＰＮ接合、５は
ひさし、８，８ｄ，８ｃは電極窓、９，９ｄ，９ｃは電
極である。

Claims (1)

【特許請求の範囲】
1. １ 一主面に沿ってＰＮ接合面が形成された半導体基体
   の上記一主面上に、互にエッチング特性を異にする第１
   のマスク層と第２のマスク層とを上層の上記第２のマス
   ク層の外周縁を下層の上記第１のマスク層の外周縁より
   所要の巾だけ内側に位置して被着形成する工程と、上記
   第１のマスク層をエッチングマスクとして上記半導体基
   体に対しメサエツチングを施す工程と、上記第２のマス
   ク層をマスクとして上記第１のマスク層をオーバーエッ
   チングする工程と、上記基体上に半絶縁性のパツシベー
   ション用被膜を被着する工程と、その後上記第１のマス
   ク層を除去して上記パツシベーション用被膜を選択的に
   除去する工程とを有することを特徴とするメサ型半導体
   装置の製法。