JPS5848574A - 同期信号発生回路 - Google Patents
同期信号発生回路Info
- Publication number
- JPS5848574A JPS5848574A JP56148508A JP14850881A JPS5848574A JP S5848574 A JPS5848574 A JP S5848574A JP 56148508 A JP56148508 A JP 56148508A JP 14850881 A JP14850881 A JP 14850881A JP S5848574 A JPS5848574 A JP S5848574A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- vertical
- synchronizing signal
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、２フイールドに１回だけ垂直同期信号が挿入
されている場合において、正しい垂直同期信号を再生す
る回路を提供するものである。
されている場合において、正しい垂直同期信号を再生す
る回路を提供するものである。
複合映像信号の中に挿入さ、れている同期信号のうち、
垂直同期、信号は、従来の放送方式では数水平走査期間
の幅かあ、った。
垂直同期、信号は、従来の放送方式では数水平走査期間
の幅かあ、った。
しかし、現在、日本で検討されている高品位テレビ放送
のような新放送方式では垂直ブランキング期間の多重化
利用等の理由もあって垂直同期信号を１フレームに１個
、１水平走査期間＜ ｔＨ）の数分の１の幅で挿入した
伝送方式が考えられている。このような伝送系において
は、受信側で垂直同期信号を抜き出し、受像機への垂直
ドライブパルス（ＶＤ）を第１．第２のフィールド共に
作らなければならない。
のような新放送方式では垂直ブランキング期間の多重化
利用等の理由もあって垂直同期信号を１フレームに１個
、１水平走査期間＜ ｔＨ）の数分の１の幅で挿入した
伝送方式が考えられている。このような伝送系において
は、受信側で垂直同期信号を抜き出し、受像機への垂直
ドライブパルス（ＶＤ）を第１．第２のフィールド共に
作らなければならない。
そこで、本発明は垂直ドライブパルスを作るために、特
別な発振回路を用いずに、水平同期信号また又はそれを
分周したクロックでカウンタを動作させ、簡単な構成で
正確にドライブパルスを発生することのできる回路を提
供することを目的とするものである。
別な発振回路を用いずに、水平同期信号また又はそれを
分周したクロックでカウンタを動作させ、簡単な構成で
正確にドライブパルスを発生することのできる回路を提
供することを目的とするものである。
前述の様な複合映像信号は、飛び越し走査を行うために
２ｎ＋１ ライン走査方式になされておシ、１フレーム
内の第１フイールド目と第２フイールド目とでは、３Ａ
ｔＨだけ垂直ドライブパルスの位相が異なる。この様な
場合に垂直ドライブパルスを各フィールド所定の位相に
発生させるために最低２倍の水平周波数のクロックでカ
ラントスる方法が従来考えられた。しかし、この場合は
垂直同期信号は回路動作が始まる時のトリガとしてしか
用いられず、・カウンタが安定動作している時は、不一
致の検出用としてしか用いられていない。このため、つ
まり従来の回路では水平周波数の数倍で発振する発振器
が必要であり、当然この発振器はＰＬＬ構成となるので
多くの回路素子が必要であった。
２ｎ＋１ ライン走査方式になされておシ、１フレーム
内の第１フイールド目と第２フイールド目とでは、３Ａ
ｔＨだけ垂直ドライブパルスの位相が異なる。この様な
場合に垂直ドライブパルスを各フィールド所定の位相に
発生させるために最低２倍の水平周波数のクロックでカ
ラントスる方法が従来考えられた。しかし、この場合は
垂直同期信号は回路動作が始まる時のトリガとしてしか
用いられず、・カウンタが安定動作している時は、不一
致の検出用としてしか用いられていない。このため、つ
まり従来の回路では水平周波数の数倍で発振する発振器
が必要であり、当然この発振器はＰＬＬ構成となるので
多くの回路素子が必要であった。
本発明はこの欠点を解消するもので、以下、本発明の一
実施例について図面を参照して説明する。
実施例について図面を参照して説明する。
第１図はその構成を示すブロック図、第２，３図はその
動作のタイミングチャートである。
動作のタイミングチャートである。
本回路で用いる複合映像信号は第２図のＡに示す様に、
１フレームが第１．第２の２つのフィールドで構成され
ておシ、水平走査線数は２ｎ＋１ラインで１フレームを
構成している。
１フレームが第１．第２の２つのフィールドで構成され
ておシ、水平走査線数は２ｎ＋１ラインで１フレームを
構成している。
垂直同期信号（Ｖａｙｎｃ ）は１フレームに１回、た
とえば第２フイールドの始めに、１水平走査期間＜ ｔ
Ｈ＞の数分の１の幅で挿入されている。第１と第２フイ
ールドの始まシは、％ｔＨの位相差がある０ 第１図において、入力端子１には、このような複合映像
信号が入力される。２は同期分離回路で、入力信号Ａよ
り同期信号Ｂのみを抽出する。この同期信号は単安定マ
ルチバイブレータ３，７．１０に加える。ただし、単安
定マルチバイブレータ７は再トリガ可能なものである。
とえば第２フイールドの始めに、１水平走査期間＜ ｔ
Ｈ＞の数分の１の幅で挿入されている。第１と第２フイ
ールドの始まシは、％ｔＨの位相差がある０ 第１図において、入力端子１には、このような複合映像
信号が入力される。２は同期分離回路で、入力信号Ａよ
り同期信号Ｂのみを抽出する。この同期信号は単安定マ
ルチバイブレータ３，７．１０に加える。ただし、単安
定マルチバイブレータ７は再トリガ可能なものである。
４，５，８．９及び１１．１２は単安定マルチバイブレ
ータ３，７゜１０の時定数を決める抵抗と容量である。
ータ３，７゜１０の時定数を決める抵抗と容量である。
単安定マルチバイブレータ３は、第３図に示すように同
期信号Ｂの立ち上りでトリガがかかり、パルスＣを出力
する。ここで、’ｗｃは５’ｒ ｔＨより大きく選んで
ある。
期信号Ｂの立ち上りでトリガがかかり、パルスＣを出力
する。ここで、’ｗｃは５’ｒ ｔＨより大きく選んで
ある。
単安定マルチバイブレータ７は、同期信号Ｂの立ち下り
でトリガがかかるが、再トリガ可能であるので、垂直同
期信号Ｖｓｙｎｃの後縁でトリガがかかった後、次の水
平同期信号Ｈｓｙｎｃの立ち下りで再トリガがかかるの
で出力はＥのようになる。次に単安定マルチバイブレー
タ１０でＥの立ち下りでトリガをかけるとＦのような出
力を得る。このパルスＦと同期信号ＢをＮＡＮＤゲート
１３に入力するとその出力はＧとなシ垂直同期信号Ｖｓ
ｙｎｃが抽出できる。
でトリガがかかるが、再トリガ可能であるので、垂直同
期信号Ｖｓｙｎｃの後縁でトリガがかかった後、次の水
平同期信号Ｈｓｙｎｃの立ち下りで再トリガがかかるの
で出力はＥのようになる。次に単安定マルチバイブレー
タ１０でＥの立ち下りでトリガをかけるとＦのような出
力を得る。このパルスＦと同期信号ＢをＮＡＮＤゲート
１３に入力するとその出力はＧとなシ垂直同期信号Ｖｓ
ｙｎｃが抽出できる。
次に、垂直ドライブパルスの（ＶＤ）作成方法について
説明する。
説明する。
ここで、１４はカラ／りで、これに与えるクロックを水
平周波数ｆＨの％に選ぶこととする。先に得た単安定マ
ルチバイブレータ３の出力パルスＣを７リツプフロツプ
６に入力して、その出力りとして％ＪＨの周波数のパル
スを得る。ここで、このクロックパルスＤは、カウンタ
１４としてクロックパルスの立ち上りで動作するものを
用いているため第１Ｈ目の始めで立ち上るように選ばね
ばならない。そして垂直同期信号（Ｖｓｙｎｃ） Ｇで
リセットして位相を合わせる。
平周波数ｆＨの％に選ぶこととする。先に得た単安定マ
ルチバイブレータ３の出力パルスＣを７リツプフロツプ
６に入力して、その出力りとして％ＪＨの周波数のパル
スを得る。ここで、このクロックパルスＤは、カウンタ
１４としてクロックパルスの立ち上りで動作するものを
用いているため第１Ｈ目の始めで立ち上るように選ばね
ばならない。そして垂直同期信号（Ｖｓｙｎｃ） Ｇで
リセットして位相を合わせる。
また、垂直同期信号（Ｖｓｙｎｃ） Ｇを単安定マルチ
バイブレータ１６に加えて幅を広げてパルスＨを得る。
バイブレータ１６に加えて幅を広げてパルスＨを得る。
１６．１７はその時定数を定める抵抗と容量である。こ
れをカウンター１４のロッドパルスにすると、カウンタ
は第（ｎ＋２）Ｈ目の始めよりカウントを開始する。
れをカウンター１４のロッドパルスにすると、カウンタ
は第（ｎ＋２）Ｈ目の始めよりカウントを開始する。
このようにすることにょシ、カウンタ１４の設定により
第１Ｈ目の立ち上りでそのキャリー出カパルスＩが得ら
れる。このパルス１とパルスＨの反転信号とをＯＲゲー
ト１８に加えて垂直同期信号（ＶＩＩｙｎｃ）とキャリ
ー出カＩを合成し、垂直ドライブパルス（ＶＤ）のトリ
ガパルス■を得る。このトリガパルスＩの立ち上シで単
安定マルチパイプレーク１９をトリガすると出力端子２
２に所望の垂直ドライブパルス（ＶＤ）Ｋが得ら九る。
第１Ｈ目の立ち上りでそのキャリー出カパルスＩが得ら
れる。このパルス１とパルスＨの反転信号とをＯＲゲー
ト１８に加えて垂直同期信号（ＶＩＩｙｎｃ）とキャリ
ー出カＩを合成し、垂直ドライブパルス（ＶＤ）のトリ
ガパルス■を得る。このトリガパルスＩの立ち上シで単
安定マルチパイプレーク１９をトリガすると出力端子２
２に所望の垂直ドライブパルス（ＶＤ）Ｋが得ら九る。
この垂直ドライブパルス（−ＶＤ）Ｋの幅は外付けの抵
抗２ｏと容量２１とで決定できる。
抗２ｏと容量２１とで決定できる。
また、水平ドライブパルス（ＨＤ）は、単安定マルチバ
イブレータ３の出力Ｃを単安定マルチバイブレータ２３
に加えることにより出力端子２６に所定の幅のパルスＬ
が得られる。そのパルスＬの幅は抵抗２４と容量２６で
定められる。
イブレータ３の出力Ｃを単安定マルチバイブレータ２３
に加えることにより出力端子２６に所定の幅のパルスＬ
が得られる。そのパルスＬの幅は抵抗２４と容量２６で
定められる。
このように本回路によれば１．Ｐ Ｌ Ｌ回路等を用い
ることなく、市販のＴＴＬロジックの構成中簡単な回路
により正確に水平・垂直ドライブパルス（ＨＤ、ＶＤ
）を得ることのできる回路が得られるものである。
ることなく、市販のＴＴＬロジックの構成中簡単な回路
により正確に水平・垂直ドライブパルス（ＨＤ、ＶＤ
）を得ることのできる回路が得られるものである。
第１図は本発明の一実施例における同期信号発生回路の
回路図、第２図、第３図はその動作を説明するタイムチ
ャートである。 １・・・・・・入力端子、２・・・・・・同期分離回路
、３・・・・・・単安定マルチバイブレータ、６・・・
・・・ＩＫフリッグフロッグ、７・・・・・・単安定マ
ルチバイブレータ、１０・・・・・・単安定マルチバイ
ブレータ、１３・・・・・・ＮＡＮＤゲート、１４・・
・・・・カウンタ、１６・・・・・・単安定マルチバイ
ブレータ、１８・・・・・・ＯＲゲート、１９・・・・
・・単安定マルチバイブレータ、２２・・・・・・出力
端子、２３・・・・・・単安定マルチバイブレータ、２
６・・・・・出力端子。
回路図、第２図、第３図はその動作を説明するタイムチ
ャートである。 １・・・・・・入力端子、２・・・・・・同期分離回路
、３・・・・・・単安定マルチバイブレータ、６・・・
・・・ＩＫフリッグフロッグ、７・・・・・・単安定マ
ルチバイブレータ、１０・・・・・・単安定マルチバイ
ブレータ、１３・・・・・・ＮＡＮＤゲート、１４・・
・・・・カウンタ、１６・・・・・・単安定マルチバイ
ブレータ、１８・・・・・・ＯＲゲート、１９・・・・
・・単安定マルチバイブレータ、２２・・・・・・出力
端子、２３・・・・・・単安定マルチバイブレータ、２
６・・・・・出力端子。
Claims (1)
- 第１および第２のフィールドがあり、かつ２ｎ＋１ライ
ン走査方式である複合映像信号の垂直同期信号が１フレ
ームに１回１水平走査期間内に挿入されている信号から
、同期分離回路で取シ出した同期信号により水平同期信
号と垂直同期信号を分離し水平および垂直ドライブパル
スを発生させるようにし、水平同期信号、あるいはそれ
より低い周波数のクロックで動作し、垂直同期信号のな
いフィールドの始まりに所定の位相の出力が得られるよ
うにしたカウンタを備え、その出力と前記垂直同期信号
との加算出力により第１．第２フイールドの両方に所定
の位相の垂直ドライブパルスを発生させるよ′うにした
ことを特徴とする同期信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56148508A JPS5848574A (ja) | 1981-09-18 | 1981-09-18 | 同期信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56148508A JPS5848574A (ja) | 1981-09-18 | 1981-09-18 | 同期信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5848574A true JPS5848574A (ja) | 1983-03-22 |
| JPS6129189B2 JPS6129189B2 (ja) | 1986-07-04 |
Family
ID=15454325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56148508A Granted JPS5848574A (ja) | 1981-09-18 | 1981-09-18 | 同期信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5848574A (ja) |
-
1981
- 1981-09-18 JP JP56148508A patent/JPS5848574A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6129189B2 (ja) | 1986-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5043813A (en) | Display locked timing signals for video processing | |
| US4646136A (en) | Television signal synchronizing apparatus with sync phase control for video signal | |
| JPS5848574A (ja) | 同期信号発生回路 | |
| JP2896901B2 (ja) | 位相固定された副搬送波再生回路 | |
| JPS648952B2 (ja) | ||
| JPH0136306B2 (ja) | ||
| JPH05130448A (ja) | 水平ａｆｃ回路 | |
| JPS6153880A (ja) | 文字画像表示制御装置 | |
| JPS62175073A (ja) | テレビジヨン信号のフレ−ム検出回路 | |
| JPH0318182A (ja) | ビデオデジタイズ装置 | |
| JP3219160B2 (ja) | テレビジョン信号処理装置 | |
| JPS6317383B2 (ja) | ||
| JPH07307727A (ja) | データ信号のサンプリング方法及びその回路 | |
| JPS6055770A (ja) | テレビジョン受像機の水平パルス発生装置 | |
| JPS625550B2 (ja) | ||
| KR880000809Y1 (ko) | 스텝신호 발생장치 | |
| JPH0218636B2 (ja) | ||
| JP2517443B2 (ja) | テレビカメラの同期回路 | |
| JPS61224667A (ja) | 垂直同期再生回路 | |
| JPS6229286A (ja) | 走査線位置制御装置 | |
| JPS625551B2 (ja) | ||
| JPS6131674B2 (ja) | ||
| JPS6229287A (ja) | 走査線位置制御装置 | |
| JPS6365254B2 (ja) | ||
| JPS6151475B2 (ja) |