JPS5850055A - 記憶装置の障害処理方式 - Google Patents
記憶装置の障害処理方式Info
- Publication number
- JPS5850055A JPS5850055A JP56147439A JP14743981A JPS5850055A JP S5850055 A JPS5850055 A JP S5850055A JP 56147439 A JP56147439 A JP 56147439A JP 14743981 A JP14743981 A JP 14743981A JP S5850055 A JPS5850055 A JP S5850055A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- access
- cpus
- cpu
- mem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ処理システムにおける複数の中央処理装
置に共有された記憶装置の障害処理方式に関する。
置に共有された記憶装置の障害処理方式に関する。
従来、データ処理システムにおいては、中央処理装置（
以下ＣＰＵと略す］が主記憶装置（以下ＭＥＭと略す）
をアクセスした時、 ＭＥＭ上で障害が発生した場合Ｉ
／ｃは、 ＣＰＵｔｊ： ＩＪ ）ライを一般に複数回
繰り返す。その結果、リトライが不成功になると、ソフ
トウェアがＭＥＭの障害を含むエリアを切り離し、 Ｍ
ＥＭの再構成などの処理を行なっている。
以下ＣＰＵと略す］が主記憶装置（以下ＭＥＭと略す）
をアクセスした時、 ＭＥＭ上で障害が発生した場合Ｉ
／ｃは、 ＣＰＵｔｊ： ＩＪ ）ライを一般に複数回
繰り返す。その結果、リトライが不成功になると、ソフ
トウェアがＭＥＭの障害を含むエリアを切り離し、 Ｍ
ＥＭの再構成などの処理を行なっている。
複数のＣＰＵ ７））ＭＥＭ ｉ共有するマルチプロセ
サシステムなどでは、一番最初に障害を検出したＣＰＵ
のみがリトライ、あるいはりトライネ成功時のソフトウ
ェアへの報告を行い、他のＣＰＵは停止状態、あるいは
待状態であることが望ましい。ところが従来の方式にお
いては、１台のＣＰＵがＭＥＭの障害を検出しても、そ
のＣＰＵがソフトウェアに障害報告する迄には、場合に
よっては命令を数千ステップも実行できる程度の時間を
必要とすることがある。そして、この間、他のＣＰＵも
障害を発生したＭＥＭにアクセスし、結局複数のＣＰＵ
で処理中のジョブが異常終了してしまい、障害が多方面
にわたって波及してしまうという欠点があった。
サシステムなどでは、一番最初に障害を検出したＣＰＵ
のみがリトライ、あるいはりトライネ成功時のソフトウ
ェアへの報告を行い、他のＣＰＵは停止状態、あるいは
待状態であることが望ましい。ところが従来の方式にお
いては、１台のＣＰＵがＭＥＭの障害を検出しても、そ
のＣＰＵがソフトウェアに障害報告する迄には、場合に
よっては命令を数千ステップも実行できる程度の時間を
必要とすることがある。そして、この間、他のＣＰＵも
障害を発生したＭＥＭにアクセスし、結局複数のＣＰＵ
で処理中のジョブが異常終了してしまい、障害が多方面
にわたって波及してしまうという欠点があった。
本発明の目的は、任意、の１台のＣＰＵがＭＥＭ ｉア
クセスし、障害が発生した時には、その他のＣＰＵから
のアクセスをＭＥＭで受は付けないようにすることによ
って、上記欠点を除去し、、ソフトウェアへの速やかな
障害報告を可能にするとともに、処理中のジョブを確、
実に行な、うことのできる記憶装置の障害処理方式を提
供することにある。
クセスし、障害が発生した時には、その他のＣＰＵから
のアクセスをＭＥＭで受は付けないようにすることによ
って、上記欠点を除去し、、ソフトウェアへの速やかな
障害報告を可能にするとともに、処理中のジョブを確、
実に行な、うことのできる記憶装置の障害処理方式を提
供することにある。
本発明による記憶装置の障害処理方式は、記憶装置を複
数台の中央処理装置が共有するシステムにおいて、該記
憶装置には、該記憶装置内で発生した障害を検出する手
段と、該記憶装置にアクセスする前記中央処理装置を個
々に識別する手段とを備え、任意の中央処理装置のアク
セス時に前記障害検出手段により障害の発生を検出する
と、該記憶装置は前記識別手段により識別された中央処
理装置以外の中央処理装置からのアクセスを以後受は付
けないように制御されると共に、′全ての中央処理装置
からのアクセスの受は付けは当該中央処踵装置からの指
示によってのみ再開されるように制御されることを特徴
とする。
数台の中央処理装置が共有するシステムにおいて、該記
憶装置には、該記憶装置内で発生した障害を検出する手
段と、該記憶装置にアクセスする前記中央処理装置を個
々に識別する手段とを備え、任意の中央処理装置のアク
セス時に前記障害検出手段により障害の発生を検出する
と、該記憶装置は前記識別手段により識別された中央処
理装置以外の中央処理装置からのアクセスを以後受は付
けないように制御されると共に、′全ての中央処理装置
からのアクセスの受は付けは当該中央処踵装置からの指
示によってのみ再開されるように制御されることを特徴
とする。
次に１本発明による障害処理方式について図面を用いて
詳細に説明する。
詳細に説明する。
第１図−は本発明による実施例の構成をブロック図によ
り示したものである。この図において。
り示したものである。この図において。
２台のＣＰＵ１０とＣＰＵ１１がそれぞれパス１００お
よびパス１０１を介してＭＥＭ２０に接続されている。
よびパス１０１を介してＭＥＭ２０に接続されている。
・そして、第２図は、第１図のパス１００の構成を更に
詳しく示した図であり、パス１０１もパス１００と同じ
構成を取っている。第２図において、パス１００−Ｉ
ＦｉＭＥＭ２０ ’に起動させるためのリクエスト信号
のパス、パス１００−２はリクエスト要求源コードを伝
送するためのパス、パス１００−３ Ｆｉコマンド、ア
ドレス、書込データなどの制御情報をのせるためのパス
である。ＣＰＵ１０は、 ＭＥＭ２０をアクセスする際
に、これらのパスを介してリクエストの信号と同時に、
リクエスト要求源コードおよび制御情報を送ってＭＥＭ
２０に必要な動作を行なわせる。パス１００−４〜６
は、 ＭＥＭ２０が起動された結果１ｃＰＵ１０に知ら
せるためのパスである。このうち、パス１００−４ Ｆ
ｉミリプライ号のためのパス、パス１００−５ ｆｌリ
クエスト禁止信号を送るためのパス、またパス１００−
６ ＦｉＭＥＭ２０に要求された動作が読出動作である
ときに読出データを転送するためのパスである。パス１
００−４によって伝送されるリプライ信号には。
詳しく示した図であり、パス１０１もパス１００と同じ
構成を取っている。第２図において、パス１００−Ｉ
ＦｉＭＥＭ２０ ’に起動させるためのリクエスト信号
のパス、パス１００−２はリクエスト要求源コードを伝
送するためのパス、パス１００−３ Ｆｉコマンド、ア
ドレス、書込データなどの制御情報をのせるためのパス
である。ＣＰＵ１０は、 ＭＥＭ２０をアクセスする際
に、これらのパスを介してリクエストの信号と同時に、
リクエスト要求源コードおよび制御情報を送ってＭＥＭ
２０に必要な動作を行なわせる。パス１００−４〜６
は、 ＭＥＭ２０が起動された結果１ｃＰＵ１０に知ら
せるためのパスである。このうち、パス１００−４ Ｆ
ｉミリプライ号のためのパス、パス１００−５ ｆｌリ
クエスト禁止信号を送るためのパス、またパス１００−
６ ＦｉＭＥＭ２０に要求された動作が読出動作である
ときに読出データを転送するためのパスである。パス１
００−４によって伝送されるリプライ信号には。
ＭＥＭ２０がＣＰＵ１０からの動作要求に応じて動作を
行なったときに、その動作が正常であったか異常であっ
たかを識別可能にするだけめ信号を含んでいる。そして
、更に、異常を報知する信号は、その異常が訂正可能な
エラー（主に１ビツトエラー）であったか、訂正不能な
エラーであったかが弁別可能なように構成されている。
行なったときに、その動作が正常であったか異常であっ
たかを識別可能にするだけめ信号を含んでいる。そして
、更に、異常を報知する信号は、その異常が訂正可能な
エラー（主に１ビツトエラー）であったか、訂正不能な
エラーであったかが弁別可能なように構成されている。
いま、 ＣＰＵ１０がＭＥＭ２０を起動したときに障害
が発生したとすると、ＭＥＭ２０ｕリプライ信号によっ
てＣＰＵ１０に異常を報知すると同時に。
が発生したとすると、ＭＥＭ２０ｕリプライ信号によっ
てＣＰＵ１０に異常を報知すると同時に。
ＣＰＵ１０の要求源コードを識別し、これと異なる要求
源コードをもつＣＰＵ１１に対してはパス１０１のリク
エスト禁止信号を送るパス１００−５ ｋ用いて信号を
一送出し、以後のリクエスト送出を禁止する。このよう
にして、 ＭＥＭ２０は異常発生以降ＣＰＵ１０以外か
らのリクエストを受信しないように制御される。異常を
報告されたＣＰＵ１０は、予め定められた回数だけＩＪ
）ライを繰り返し、リトライが不成功に終るとソフト
ウェアに障害報告を行う。その報告を受けたソフトウェ
アは。
源コードをもつＣＰＵ１１に対してはパス１０１のリク
エスト禁止信号を送るパス１００−５ ｋ用いて信号を
一送出し、以後のリクエスト送出を禁止する。このよう
にして、 ＭＥＭ２０は異常発生以降ＣＰＵ１０以外か
らのリクエストを受信しないように制御される。異常を
報告されたＣＰＵ１０は、予め定められた回数だけＩＪ
）ライを繰り返し、リトライが不成功に終るとソフト
ウェアに障害報告を行う。その報告を受けたソフトウェ
アは。
ＣＰＵ１０を用いて障害処理ルーチンを実行し。
、ＭＥＭ２０の障害を含むエリアを切り離して再構成を
行う。この再構成が終了すると、 ＣＰＵ１０はＭＥＭ
２０に対してＣＰＵ１１に対するアクセス禁止状態を解
除する。この後、 ＭＥＭ２０ ＨＣＰＵ１０およびＣ
ＰＵ１１のいずれのリクエストも受付は可能となり、異
常発生後ＭＥＭ２０に対してのアクセスが禁止されたた
めに待状態にあったＣＰＵ１１も、 ＣＰＵ１０と同様
正常走行状態に入る。
行う。この再構成が終了すると、 ＣＰＵ１０はＭＥＭ
２０に対してＣＰＵ１１に対するアクセス禁止状態を解
除する。この後、 ＭＥＭ２０ ＨＣＰＵ１０およびＣ
ＰＵ１１のいずれのリクエストも受付は可能となり、異
常発生後ＭＥＭ２０に対してのアクセスが禁止されたた
めに待状態にあったＣＰＵ１１も、 ＣＰＵ１０と同様
正常走行状態に入る。
上記の動作は、リトライ不成功のときを例にあグて説明
したが、リトライが成功したときは。
したが、リトライが成功したときは。
そのリトライ成功時点でＣＰＵ１０はＭＥＭ２０のＣＰ
Ｕ１１１Ｃ対するアクセス禁止状態を解除し、以降ＭＥ
Ｍ２０はＣＰＵ１０． ＣＰＵ１１．の双方がらアクセ
スを受は付けられるようになっている。
Ｕ１１１Ｃ対するアクセス禁止状態を解除し、以降ＭＥ
Ｍ２０はＣＰＵ１０． ＣＰＵ１１．の双方がらアクセ
スを受は付けられるようになっている。
なお、上記実施例において１４． ＭＥＭ２０に障害が
発生した場合、障害を検出したＣＰＵのみ障害処理を行
なって他のＣＰＵはＭＥＭ２０に対するアクセスが禁止
されることにより待状態となるが。
発生した場合、障害を検出したＣＰＵのみ障害処理を行
なって他のＣＰＵはＭＥＭ２０に対するアクセスが禁止
されることにより待状態となるが。
アクセスを受は付は得るＣＰＵとそれ以外のＣＰＵを識
別する手段として用いたリクエスト要求源コードは必ず
しも必要でなく、物理的な接続状態を利用しても識別可
能なことは明らかであり。
別する手段として用いたリクエスト要求源コードは必ず
しも必要でなく、物理的な接続状態を利用しても識別可
能なことは明らかであり。
本発明はこれらの識別手段に拘束されるものではない。
しかしながら、より一般的な構成として、複数のＣＰＵ
が主記憶制御装置を介してＭＥＭに接続されるようにし
た場合が多いが、この場合には物理的な接続状態のみで
は各ＣＰＵを識別することは不可能であり、リクエスト
要求源コードが有効な手段となることは言うまでもない
であろう。
が主記憶制御装置を介してＭＥＭに接続されるようにし
た場合が多いが、この場合には物理的な接続状態のみで
は各ＣＰＵを識別することは不可能であり、リクエスト
要求源コードが有効な手段となることは言うまでもない
であろう。
また、上記の実施例において、 ＭＥＭ２０が特定のＣ
ＰＵ以外のアクセスを禁止する状態になっているのを解
除するためには、パス１００−３によっテ送うれるコマ
ンドに解除用のコードを設け。
ＰＵ以外のアクセスを禁止する状態になっているのを解
除するためには、パス１００−３によっテ送うれるコマ
ンドに解除用のコードを設け。
リクエストと同時にこの解除コマンドを送出するように
すれば容易に達成し得る。あるいは。
すれば容易に達成し得る。あるいは。
場合によっては解除専用のパスを設け、このパスを用い
て解除指示をＭＥＭ２０に送ることも可能である。
て解除指示をＭＥＭ２０に送ることも可能である。
以上の説明により明らかなように９本発明に゛よれば、
任意の１台のＣＰＵがＭＥＭ ｉアクセス中に障害を発
生した場合、該当するＣＰＵが指示する迄は他のＣＰＵ
はＭＥＭにアクセスできないように制御することによっ
て、 ＭＥＭの障害が多数のＣＰＵに波及するのを防止
できるから、処理中のジョブの確実な実行が可能となり
、信頼性を向上すべく得られる効果は大きい。
任意の１台のＣＰＵがＭＥＭ ｉアクセス中に障害を発
生した場合、該当するＣＰＵが指示する迄は他のＣＰＵ
はＭＥＭにアクセスできないように制御することによっ
て、 ＭＥＭの障害が多数のＣＰＵに波及するのを防止
できるから、処理中のジョブの確実な実行が可能となり
、信頼性を向上すべく得られる効果は大きい。
、第１図は本発明による実施例の構成を示すブロック図
、第２図は、第１図における装置間パスのより具体的な
内容を説明するためのブロック図である。 図において、１０．１１は中央処理装置、２ｏ＃ｉ主記
憶装置、 １００．１００−１〜６．１（ＩＮはパス
である。
、第２図は、第１図における装置間パスのより具体的な
内容を説明するためのブロック図である。 図において、１０．１１は中央処理装置、２ｏ＃ｉ主記
憶装置、 １００．１００−１〜６．１（ＩＮはパス
である。
Claims (1)
- 【特許請求の範囲】 １、記憶装置を複数台の中央処理装置が共有するシステ
ムにおいて、該記憶装置には、該記憶装置内で発生した
障害を検出する手段と、該記憶装置にアクセスする前記
中央処理装置を個々に識別する手段とを備え、任意の中
央処理装置のアクセス時に前記障害検出手段により障害
の発生を検出すると、該記憶装置は前記識別手段により
識別された中央処理装置以外の中央処理装置からのアク
セスを以後骨は付けないように制御されるとともに、全
ての中央処理装置からのアクセスの受は付けは当該中央
処理装置からの指示によってのみ再開さ些るように制御
されることを特徴とする記憶装置の障害処理方式。 以下余白
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56147439A JPS5850055A (ja) | 1981-09-18 | 1981-09-18 | 記憶装置の障害処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56147439A JPS5850055A (ja) | 1981-09-18 | 1981-09-18 | 記憶装置の障害処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5850055A true JPS5850055A (ja) | 1983-03-24 |
Family
ID=15430357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56147439A Pending JPS5850055A (ja) | 1981-09-18 | 1981-09-18 | 記憶装置の障害処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5850055A (ja) |
-
1981
- 1981-09-18 JP JP56147439A patent/JPS5850055A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6321346B1 (en) | External storage | |
| US4775976A (en) | Method and apparatus for backing up data transmission system | |
| US5636341A (en) | Fault processing method and information processing system | |
| KR100557399B1 (ko) | 네트웍 매체 링크상태 기능을 이용한 컴퓨터 클러스터링시스템의 가용도 개선방법 | |
| US7552359B2 (en) | Computer system and method for dealing with errors | |
| EP0809185B1 (en) | A shared storage duplicating method | |
| JP4132322B2 (ja) | 記憶制御装置およびその制御方法 | |
| US12008256B2 (en) | Memory system with accessible storage region to gateway | |
| US20020069377A1 (en) | Control device and control method for a disk array | |
| JPH0465411B2 (ja) | ||
| JP2001356968A (ja) | 故障許容データ格納システムおよび故障許容データ格納システムの動作方法 | |
| US5140593A (en) | Method of checking test program in duplex processing apparatus | |
| JP2004110801A (ja) | 再初期化したチャネル間接続の妥当性を検査するための技法 | |
| JP2937857B2 (ja) | 共通記憶装置のロックフラグ解除方式および方法 | |
| JPS6146543A (ja) | 転送装置の障害処理方式 | |
| JPH06290066A (ja) | 二重化装置 | |
| JPS6353575B2 (ja) | ||
| JPH05224964A (ja) | バス異常通知方式 | |
| JP2815730B2 (ja) | アダプタ及びコンピュータシステム | |
| JPH0430245A (ja) | マルチプロセッサ制御方式 | |
| JP3110124B2 (ja) | マルチコンピュータシステムにおける障害検出方式 | |
| JP2778691B2 (ja) | バス監視回路 | |
| JPS622334B2 (ja) | ||
| JPS588369A (ja) | マルチプロセツサ方式 | |
| JPH0916425A (ja) | 情報処理システム |