JPS5851425B2 - ハンドウタイソウチ - Google Patents

ハンドウタイソウチ

Info

Publication number
JPS5851425B2
JPS5851425B2 JP50101245A JP10124575A JPS5851425B2 JP S5851425 B2 JPS5851425 B2 JP S5851425B2 JP 50101245 A JP50101245 A JP 50101245A JP 10124575 A JP10124575 A JP 10124575A JP S5851425 B2 JPS5851425 B2 JP S5851425B2
Authority
JP
Japan
Prior art keywords
wiring layer
wiring
insulating layer
layer
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50101245A
Other languages
English (en)
Other versions
JPS5226187A (en
Inventor
孝一郎 里中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP50101245A priority Critical patent/JPS5851425B2/ja
Priority to US05/711,301 priority patent/US4060828A/en
Priority to NL7609320A priority patent/NL7609320A/xx
Priority to DE2637667A priority patent/DE2637667C2/de
Publication of JPS5226187A publication Critical patent/JPS5226187A/ja
Publication of JPS5851425B2 publication Critical patent/JPS5851425B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置特に多層配線を有する半導体装置の
配線構造の改良に関するものである。
半導体集積回路装置においては制限された一定の面積を
有する半導体基板内にトランジスタ、ダイオード、抵抗
等の多数の回路素子が形成されるため、必要な配線をす
べて上記半導体基板表面に形成することは困難になって
きている。
そのため必要な配線を絶縁層を介して二層あるいは三層
等に分けいわゆる多層配線となすことによって実質的に
半導体基板表面の面積を拡大したのと同等の効果を得て
いる。
この多層配線において外部に取り出すための配線はすべ
て最上部の特に、外部金属線とのボンディングの都合上
周囲部分に分散して形成されるようになっている。
第１図は以上の多層配線を有する半導体基板の一例の上
面を示すものであり、半導体基板１の最上部の周囲部分
に形成された配線は特に外部金属線（図示せず）ボンデ
ィングが良好に行われるように比較的大きな面積を有す
るパッドと称される部分２を有している。
第２図は第１図の断面構造を示すもので、半導体基板１
内には必要な回路素子（図示せず）が形成される。
３は基板１表面に形成されたＳｉ、０２等の絶縁層、４
は絶縁層３表面の所望部に形成された第１の配線層で基
板１内の所望の回路素子と接続されている。
５は上記第１の配線層を含む基板１表面に形成された絶
縁層でＳｉＯ２，Ｓｉ３Ｎ４．各種のガラスあるいは樹
脂等からなっている。
６は絶縁層５上に形成された第２の配線層で上記絶縁層
５の所望部に設けられた孔７を介して第１の配線層４と
接続されている。
８は基板１全体を外部雰囲気から保護するため第２の配
線層６の先端部即ちパッド２を除く全面に形成された絶
縁層で上記絶縁層５と同様な材料からなっている。
９はパッド２に接続される外部の金属線でいわゆる公知
のワイヤボンディング法によって接続される。
第３図は特にパッド２を上面から見た場合の拡大図を示
す。
以上の構成の多層配線において、パッド２表面において
金属線９の接続部分以外の部分Ａは完全に外気雰囲気に
露出された状態となっている。
従つてこの部分に水分等が付着した場合この部分から第
２の配線層６の腐食が生じ、時間の経過につれてこの腐
食は更に進行し結果的に第２の配線層６が途中において
（例えば比較的巾の狭いＢ部分において）断線するよう
になる。
この欠点を除くためにはパッド２表面は必要最小限ワイ
ヤボンディング部分のみを露出するようにすれば良いが
、技術的に不可能であり上記のような水分の付着は避け
られない。
本発明は、上記欠点を除去するためになされたものであ
り、半導体主面上に形成された第１配線層と、その第１
配線層を覆う第１絶縁層と、その絶縁層上に形成された
第２配線層およびポンディングパッドと、上記第２配線
層を覆い、かつ上記ポンディングパッドを露出するよう
に形成された孔を有する第２絶縁層と、上記ポンディン
グパッドに接続されたワイヤーとより成る半導体集積回
路装置において、上記ポンディングパッドと第２配線層
との電気的な接続にあっては、上記ポンディングパッド
下に設けた第１絶縁膜の孔を通して上記ポンディングパ
ッドと上記第１配線層とを接続し、その第１配線層を迂
回配線路として上記第２配線層に電気的に接続したこと
を特徴としている。
以下図面を参照して本発明の詳細な説明する。
第４図は本発明の一実施例による半導体装置を示すもの
で、第１図と同一部分は同一符号でもって示しである。
第１の配線層４と第２の配線層６とは第２の配線層６の
うち金属線９がボンディングされた部分直下の絶縁層５
に設けられた孔１０を介して接続されている。
そして両配線層４，６はまた第２図と同様に絶縁層５の
他の位置において設けられた他の孔７を介して接続され
ている。
以上の配線構造は第５図に示す製法によって得られる。
以下第５図を参照して工程順に説明する。（Ａ）既に所
望の回路素子（図示せず）が形成された半導体基板１を
用意し、その表面にアルミニウム等を１〜２μの厚さに
真空蒸着法、電子ビーム蒸着法あるいはスパッターリン
グ法等により付着し、次いでフォトエツチング処理を施
して所望のパターンを有する第１の配線層４を形成する
。
ＣＢ）上記第１の配線層４を含む基板１表面に絶縁層５
を形成する。
この絶縁層５としてはＳ ｉ０２ 。Ｓｉ３Ｎ４、各種
のガラス、樹脂等が使用できるが一例としてＰＩＱ（ポ
リイミドイソインドロキナゾロンジオン）樹脂を２〜４
μの厚さに塗布する。
（Ｃ）上記絶縁層５の所望部をフォトエツチング処理し
て孔（スルーホール）７．１０を設ける。
これらの孔７，１０を形成する位置は後において第２の
配線層を形成する場合この第２の配線層が上記第１の配
線層と接続されるべき位置に選ばれる。
〔Ｄ〕上記孔７，１０を含む絶縁層５表面に対しアルミ
ニウム等を２〜４μの厚さに付着し、次いでフォトエツ
チング処理を施こして所望のパターンを有する第２の配
線層６を形成する。
形成手段は各種選択することができる。
これにより第１の配線層４と第２の配線層６は絶縁層５
において設けた孔７，１０を介して接続される。
（Ｅ）第２の配線層６のうち外部の電極線をボンディン
グすべき部分即ちパッド２を除いた全面を絶縁層８によ
り被覆する。
ここで用いる絶縁層８は上記工程ＣＢ）と同様な方法で
形成することができる。
〔Ｆ〕第２の配線層６の露出されている部分（パッド２
）に対して金属線９例えば金線をボンディングする。
ボンディング後の金属線９の先端はボール状にふくらん
だ状態となりその面積は線径の２〜３倍になる。
第２の配線層６のボンディング部分直下には孔１０が位
置している。
以上のような方法により得られた本発明の半導体装置に
よれば、第２の配線層６の露出部分に対し水分等が付着
し絶縁層８直下の比較的巾の狭い部分Ｂで腐食が生じて
断線しても、ワイヤボンディングされた部分Ｃの第２の
配線層６のパッド２は化学的に安定な金線等により保護
されることにより腐食の発生は防止されかつこの部分Ｃ
はこの直下において絶縁層５に設けられた孔１０を介し
て第１の配線層４に至る迂回路が形成されているので何
ら支障は生じない。
製法的にも絶縁層５に対してフォトエツチング処理する
場合のマスクパターンを変更するだけで他に余分な工程
を必要とすることもない。
本実施例中では多層配線として特に二層配線を対象とし
た場合について説明したが何ら二層配線に限定される必
要はなく三層以上の場合にも適用できるものである。
要するに多層配線において最上部配線のポンディングパ
ッド直下に位置する絶縁層に対しスルホールを形成しこ
れを介して下層部の配線層と接続することにより目的が
達成できるものである。
【図面の簡単な説明】
第１図および第３図は共に従来の半導体装置を示す上面
図、第２図は第１図のＡ−Ａ線に沿った断面図、第４図
は本発明の一実施例による半導体装置を示す断面図、第
５図は本発明半導体装置の製法の一例を工程順に示す断
面図である。 ２・・・・・・パッド、４・・・・・・第１の配線層、
６・・・・・・第２の配線層、３，５，８・・・・・・
絶縁層、７，１０・・・絶縁層に設けられたスルーホー
ル、９・・・・・・金属線。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体主面上に形成された第１配線層と、その第１
    配線層を覆う第１絶縁層と、その絶縁層上に形成された
    第２配線層およびポンディングパッドと、上記第２配線
    層を覆い、かつ上記ポンディングパッドを露出するよう
    に形成された孔を有する第２絶縁層と、上記ポンディン
    グパッドに接続されたワイヤーとより成る半導体集積回
    路装置において、上記ポンディングパッドと第２配線層
    との電気的な接続にあっては、上記ポンディングパッド
    下に設けた第１絶縁膜の孔を通して上記ポンディングパ
    ッドと上記第１配線層とを接続し、その第１配線層を迂
    回配線路として上記第２配線層に電気的に接続したこと
    を特徴とする半導体集積回路装置。
JP50101245A 1975-08-22 1975-08-22 ハンドウタイソウチ Expired JPS5851425B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP50101245A JPS5851425B2 (ja) 1975-08-22 1975-08-22 ハンドウタイソウチ
US05/711,301 US4060828A (en) 1975-08-22 1976-08-03 Semiconductor device having multi-layer wiring structure with additional through-hole interconnection
NL7609320A NL7609320A (nl) 1975-08-22 1976-08-20 Halfgeleiderinrichting.
DE2637667A DE2637667C2 (de) 1975-08-22 1976-08-20 Halbleiteranordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50101245A JPS5851425B2 (ja) 1975-08-22 1975-08-22 ハンドウタイソウチ

Publications (2)

Publication Number Publication Date
JPS5226187A JPS5226187A (en) 1977-02-26
JPS5851425B2 true JPS5851425B2 (ja) 1983-11-16

Family

ID=14295510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50101245A Expired JPS5851425B2 (ja) 1975-08-22 1975-08-22 ハンドウタイソウチ

Country Status (4)

Country Link
US (1) US4060828A (ja)
JP (1) JPS5851425B2 (ja)
DE (1) DE2637667C2 (ja)
NL (1) NL7609320A (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833705B2 (ja) * 1975-08-27 1983-07-21 株式会社日立製作所 タソウハイセンオ ユウスルハンドウタイソウチ
JPS5421165A (en) * 1977-07-18 1979-02-17 Nec Corp Semiconductor device
JPS5459080A (en) * 1977-10-19 1979-05-12 Nec Corp Semiconductor device
JPS54139415A (en) * 1978-04-21 1979-10-29 Hitachi Ltd Semiconductor channel switch
US4433004A (en) * 1979-07-11 1984-02-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and a method for manufacturing the same
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device
JPS5925387B2 (ja) * 1980-06-10 1984-06-16 株式会社東芝 半導体装置
JPS5670646U (ja) * 1980-10-03 1981-06-11
JPS57211248A (en) * 1981-06-22 1982-12-25 Hitachi Ltd Semiconductor integrated circuit device
FR2510307A1 (fr) * 1981-07-24 1983-01-28 Hitachi Ltd Dispositif a semi-conducteurs et procede de fabrication d'un tel dispositif
JPS59191353A (ja) * 1983-04-15 1984-10-30 Hitachi Ltd 多層配線構造を有する電子装置
JPS6178151A (ja) * 1984-09-25 1986-04-21 Nec Corp 半導体装置
US4755631A (en) * 1985-04-11 1988-07-05 International Business Machines Corporation Apparatus for providing an electrical connection to a metallic pad situated on a brittle dielectric substrate
US4672739A (en) * 1985-04-11 1987-06-16 International Business Machines Corporation Method for use in brazing an interconnect pin to a metallization pattern situated on a brittle dielectric substrate
IT1215268B (it) * 1985-04-26 1990-01-31 Ates Componenti Elettron Apparecchio e metodo per il confezionamento perfezionato di dispositivi semiconduttori.
JPH06101532B2 (ja) * 1986-10-29 1994-12-12 三菱電機株式会社 半導体集積回路装置
US4759431A (en) * 1987-04-15 1988-07-26 Samsonite Corporation Travel bag with combination pull handle and auxiliary bag strap
JPH01128615U (ja) * 1988-02-26 1989-09-01
JPH01131313U (ja) * 1988-02-29 1989-09-06
JPH01225137A (ja) * 1988-03-04 1989-09-08 Toshiba Corp 半導体集積回路装置
JPH01280368A (ja) * 1988-05-06 1989-11-10 Sharp Corp 化合物半導体発光素子
JPH02105418A (ja) * 1988-10-14 1990-04-18 Mitsubishi Electric Corp 樹脂封止型半導体装置
US5293073A (en) * 1989-06-27 1994-03-08 Kabushiki Kaisha Toshiba Electrode structure of a semiconductor device which uses a copper wire as a bonding wire
JPH03233972A (ja) * 1990-02-08 1991-10-17 Matsushita Electron Corp 半導体装置用電極およびその製造方法
US5384488A (en) * 1992-06-15 1995-01-24 Texas Instruments Incorporated Configuration and method for positioning semiconductor device bond pads using additional process layers
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US5495667A (en) * 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
EP0734059B1 (en) * 1995-03-24 2005-11-09 Shinko Electric Industries Co., Ltd. Chip sized semiconductor device and a process for making it
KR0145128B1 (ko) * 1995-04-24 1998-08-17 김광호 열방열 핀을 구비한 내부 리드 본딩 장치 및 이를 이용한 내부 리드 본딩 방법
US5994152A (en) * 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
TW332336B (en) * 1997-09-15 1998-05-21 Winbond Electruction Company Anti-peeling bonding pad structure
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6284079B1 (en) * 1999-03-03 2001-09-04 International Business Machines Corporation Method and structure to reduce low force pin pull failures in ceramic substrates
US6306749B1 (en) * 1999-06-08 2001-10-23 Winbond Electronics Corp Bond pad with pad edge strengthening structure
KR100313706B1 (ko) 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
US6555757B2 (en) * 2000-04-10 2003-04-29 Ngk Spark Plug Co., Ltd. Pin solder jointed to a resin substrate, made having a predetermined hardness and dimensions
US7566964B2 (en) * 2003-04-10 2009-07-28 Agere Systems Inc. Aluminum pad power bus and signal routing for integrated circuit devices utilizing copper technology interconnect structures
US20050137540A1 (en) * 2003-12-23 2005-06-23 Kimberly-Clark Worldwide, Inc. Bacteria removing wipe
US7242102B2 (en) * 2004-07-08 2007-07-10 Spansion Llc Bond pad structure for copper metallization having increased reliability and method for fabricating same
US11158595B2 (en) * 2017-07-07 2021-10-26 Texas Instruments Incorporated Embedded die package multichip module
US10734359B2 (en) * 2018-08-22 2020-08-04 Micron Technology, Inc. Wiring with external terminal

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1099930A (en) * 1966-05-31 1968-01-17 Fairchild Camera Instr Co Improvements in or relating to semiconductor devices
US3461357A (en) * 1967-09-15 1969-08-12 Ibm Multilevel terminal metallurgy for semiconductor devices
US3988214A (en) * 1968-06-17 1976-10-26 Nippon Electric Company, Ltd. Method of fabricating a semiconductor device
US3558992A (en) * 1968-06-17 1971-01-26 Rca Corp Integrated circuit having bonding pads over unused active area components
US3629669A (en) * 1968-11-25 1971-12-21 Gen Motors Corp Passivated wire-bonded semiconductor device
NL159822B (nl) * 1969-01-02 1979-03-15 Philips Nv Halfgeleiderinrichting.
US3751292A (en) * 1971-08-20 1973-08-07 Motorola Inc Multilayer metallization system
JPS4834686A (ja) * 1971-09-09 1973-05-21
US3809625A (en) * 1972-08-15 1974-05-07 Gen Motors Corp Method of making contact bumps on flip-chips
JPS5748854B2 (ja) * 1973-03-09 1982-10-19

Also Published As

Publication number Publication date
US4060828A (en) 1977-11-29
DE2637667A1 (de) 1977-02-24
DE2637667C2 (de) 1984-05-24
NL7609320A (nl) 1977-02-24
JPS5226187A (en) 1977-02-26

Similar Documents

Publication Publication Date Title
US4060828A (en) Semiconductor device having multi-layer wiring structure with additional through-hole interconnection
JPS6149819B2 (ja)
JPH0373136B2 (ja)
JPH05226339A (ja) 樹脂封止半導体装置
JPS5833705B2 (ja) タソウハイセンオ ユウスルハンドウタイソウチ
JP2002026064A (ja) 半導体素子のボンディングパッド構造体及びその製造方法
JP3394480B2 (ja) 半導体装置
JP2734585B2 (ja) 半導体装置の製造方法
JPH0456237A (ja) 半導体装置
JP2580324B2 (ja) 半導体装置
JP2002246411A (ja) 半導体装置及びその製造方法
JPH05235085A (ja) 半導体装置
JPH0462176B2 (ja)
JPS60186030A (ja) ボンデイング方法
JPS5963752A (ja) 樹脂封止形半導体装置
JPH08167634A (ja) 半導体装置
JPS62136857A (ja) 半導体装置の製造方法
JPS5929430A (ja) 半導体装置
JPS639662B2 (ja)
JPH0456239A (ja) 半導体装置
JP2806538B2 (ja) 集積回路装置
JPH0580145B2 (ja)
JPS6232636A (ja) 半導体装置
JPH01233739A (ja) 半導体装置の製造方法
JPH02231735A (ja) 半導体装置