JPS5852328B2 - ハンドウタイソウチノセイゾウホウホウ - Google Patents
ハンドウタイソウチノセイゾウホウホウInfo
- Publication number
- JPS5852328B2 JPS5852328B2 JP14885075A JP14885075A JPS5852328B2 JP S5852328 B2 JPS5852328 B2 JP S5852328B2 JP 14885075 A JP14885075 A JP 14885075A JP 14885075 A JP14885075 A JP 14885075A JP S5852328 B2 JPS5852328 B2 JP S5852328B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thickness
- semiconductor
- oxide film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
この発明は、高耐圧半導体装置の製造方法の改良に関す
るものである。
るものである。
プレーナ形半導体装置またはメサ形半導体装置において
、降服電圧を高くし、しかも高信頼性を得るために、種
々の方法が発明されている。
、降服電圧を高くし、しかも高信頼性を得るために、種
々の方法が発明されている。
しばしば用いられる方法は、リンカラス、アルミナ、シ
リコンナイトライドと二酸化ケイ素との適当な組み合せ
が知られている。
リコンナイトライドと二酸化ケイ素との適当な組み合せ
が知られている。
しかしながら、半導体装置の降服電圧が６００〜７００
Ｖを越えると、十分な信頼性を得るための表面保護膜を
形成することは、極めて困難である。
Ｖを越えると、十分な信頼性を得るための表面保護膜を
形成することは、極めて困難である。
つまり、二酸化ケイ素と、リンカラス、アルミナ、シリ
コンナイトライド等の表面保護膜のそれぞれの膜の界面
に生じる相乗効果により、ＰＮ接合表面に極めて汚染の
少ない構造を形成するのであるが、被着温度から常温ま
での間で起る基板および膜材料間の熱膨張係数の差によ
り生じる熱歪が生じ、ミクロ的なりラック、ピンホール
を生じるため、高温逆電圧処理（ＨＴＲＢ処理）のとき
わずかな経時変化でリーク電流が生じやすい欠点があっ
た。
コンナイトライド等の表面保護膜のそれぞれの膜の界面
に生じる相乗効果により、ＰＮ接合表面に極めて汚染の
少ない構造を形成するのであるが、被着温度から常温ま
での間で起る基板および膜材料間の熱膨張係数の差によ
り生じる熱歪が生じ、ミクロ的なりラック、ピンホール
を生じるため、高温逆電圧処理（ＨＴＲＢ処理）のとき
わずかな経時変化でリーク電流が生じやすい欠点があっ
た。
一般に、低温で形成する保護膜は、引張応力を生じやす
く、高温でこれらを緻密化することにより、圧縮応力が
加わりやすいため、上記のミクロ的欠陥を生じやすい欠
点があった。
く、高温でこれらを緻密化することにより、圧縮応力が
加わりやすいため、上記のミクロ的欠陥を生じやすい欠
点があった。
従って、十分厚い保護膜を形成することは、上記の説明
かられかるように、クラック、ピンホールの点で限界と
されてきた。
かられかるように、クラック、ピンホールの点で限界と
されてきた。
この発明は、上記の問題点を解決するためになされたも
ので、簡単な工程で、クランクやピンホールのない十分
厚い保護膜を形成することができる半導体装置の製造方
法を提供することを目的としたものである。
ので、簡単な工程で、クランクやピンホールのない十分
厚い保護膜を形成することができる半導体装置の製造方
法を提供することを目的としたものである。
上記の目的を達成するためのこの発明の基本的構成は、
拡散により形成されるＰＮ接合を有する半導体装置を製
造する工程において、ＰＮ接合の露出端部を被覆する半
導体酸化膜を形成し、この半導体酸化膜上に五酸化リン
よりなる下層と半導体酸化膜よりなる上層とにより構成
される二層膜を厚み約１μ毎に約１１００℃にての約１
０分間の緻密化熱処理を加えつつ順次複数回積み重ねて
、５μを越える絶縁性保護膜を形成し、高信頼性の高耐
圧半導体装置を製造することを特徴としたものである。
拡散により形成されるＰＮ接合を有する半導体装置を製
造する工程において、ＰＮ接合の露出端部を被覆する半
導体酸化膜を形成し、この半導体酸化膜上に五酸化リン
よりなる下層と半導体酸化膜よりなる上層とにより構成
される二層膜を厚み約１μ毎に約１１００℃にての約１
０分間の緻密化熱処理を加えつつ順次複数回積み重ねて
、５μを越える絶縁性保護膜を形成し、高信頼性の高耐
圧半導体装置を製造することを特徴としたものである。
以下、実施例によって、この発明を具体的に説明する。
第１図および第２図により、実施例の方法を説明する。
ます、一導電形の半導体基板１と逆導電形の拡散層２と
よりなるＰＮ接合３が端面に露出している半導体基体４
に熱酸化膜５を作成する。
よりなるＰＮ接合３が端面に露出している半導体基体４
に熱酸化膜５を作成する。
このとき、後に作成する上部保護膜に含まれる不純物が
拡散しないように十分な膜厚にする。
拡散しないように十分な膜厚にする。
つづいて、五酸化リン（Ｐ２Ｏ５）膜６を１０００人、
二酸化ケイ素（Ｓ １０２ ）膜７を９０００Ａ続けて
作成して二層膜８を形成する。
二酸化ケイ素（Ｓ １０２ ）膜７を９０００Ａ続けて
作成して二層膜８を形成する。
この二層膜８を乾燥窒素または乾燥酸素中で１１００’
０１０分間熱処理して緻密化する。
０１０分間熱処理して緻密化する。
さらに同様にして、Ｐ２Ｏ５膜６１０００Ａ、５ｔ０２
膜７９０００Ａよりなる二層膜８を形威し、同様の条件
で熱処理する。
膜７９０００Ａよりなる二層膜８を形威し、同様の条件
で熱処理する。
このようにして、二層膜８の形成を繰り返すことにより
１０μの厚さまでクラックなしに、保護膜が形成される
。
１０μの厚さまでクラックなしに、保護膜が形成される
。
第３図に、一つの二層膜の膜厚および緻密化温度とクラ
ックの発生状況との関係を示す。
ックの発生状況との関係を示す。
図中、直線Ａより右側の領域Ｂはクラックを生じない領
域、直線Ａより左側の領域Ｃはクラックを生じる領域で
ある。
域、直線Ａより左側の領域Ｃはクラックを生じる領域で
ある。
第３図においては、二層膜の膜厚が１００００人（＝１
μ）程度までの結果を示したが、二層膜の膜厚を１５０
００人にすると、緻密化熱処理を行ってもクラックを生
じる。
μ）程度までの結果を示したが、二層膜の膜厚を１５０
００人にすると、緻密化熱処理を行ってもクラックを生
じる。
Ｐ２Ｏ５膜を形成するためのＰの材料はＰＨ３゜ＰＯＣ
ｌ２．Ｐ２Ｏ５の何であってもよい。
ｌ２．Ｐ２Ｏ５の何であってもよい。
実施例は二層膜を作成後、熱処理を行ったが、反応漕を
１１００℃程度にしたＣＶＤ装置でＰ２Ｏ５１０００人
十５ｉＯ２９０Ｏ０人を連続的に形成しても同じ結果が
得られる。
１１００℃程度にしたＣＶＤ装置でＰ２Ｏ５１０００人
十５ｉＯ２９０Ｏ０人を連続的に形成しても同じ結果が
得られる。
また、１１００’Ｃ１１０分間の緻密化を１０回くり返
しても、各二層膜におけるＰ２Ｏ５の広がりは極めて少
ない。
しても、各二層膜におけるＰ２Ｏ５の広がりは極めて少
ない。
さらに、この発明は、メサ形半導体装置およびフレーナ
形半導体装置の倒れにも適用することができるものであ
る。
形半導体装置の倒れにも適用することができるものであ
る。
以上詳述したように、この発明による半導体装置の製造
方法においては、半導体基体の表面に露出端部を有する
ＰＮ接合の露出端部を被覆する半導体酸化膜を作成し、
その半導体酸化膜上に、五酸化リンよりなる下層と半導
体酸化膜よりなる上層とにより構成される二層膜を厚み
約１μ毎に約１１００℃にての約１０分間の緻密化熱処
理を加えつつ複数回積み重ねて５μ以上の厚みの保護膜
を形成するので、クラックやピンホールが少なく十分に
厚い保護膜が得られるので、外部からのＮａイオン等に
よる汚染および保護膜上の荷電粒子のＰＮ接合に対する
影響を十分に防止することができるため、極めて高耐圧
、高信頼性の半導体装置を得ることができる効果がある
。
方法においては、半導体基体の表面に露出端部を有する
ＰＮ接合の露出端部を被覆する半導体酸化膜を作成し、
その半導体酸化膜上に、五酸化リンよりなる下層と半導
体酸化膜よりなる上層とにより構成される二層膜を厚み
約１μ毎に約１１００℃にての約１０分間の緻密化熱処
理を加えつつ複数回積み重ねて５μ以上の厚みの保護膜
を形成するので、クラックやピンホールが少なく十分に
厚い保護膜が得られるので、外部からのＮａイオン等に
よる汚染および保護膜上の荷電粒子のＰＮ接合に対する
影響を十分に防止することができるため、極めて高耐圧
、高信頼性の半導体装置を得ることができる効果がある
。
第１図および第２図はこの発明の詳細な説明するための
説明図、第３図は二層膜の膜厚および緻密化温度とクラ
ックの発生状況との関係を示す特性図である。 図において、１は半導体基板、２は拡散層、３はＰＮ接
合、４は半導体基体、５は熱酸化膜、６は五酸化リン膜
、７は二酸化ケイ素膜、８は二層膜である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。
説明図、第３図は二層膜の膜厚および緻密化温度とクラ
ックの発生状況との関係を示す特性図である。 図において、１は半導体基板、２は拡散層、３はＰＮ接
合、４は半導体基体、５は熱酸化膜、６は五酸化リン膜
、７は二酸化ケイ素膜、８は二層膜である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。
Claims (1)
- １ 半導体基体の表面に露出した端部を有するＰＮ接合
の露出端部を被覆する半導体酸化膜を作成する工程、上
記半導体酸化膜上に五酸化リンよりなる下層と半導体酸
化膜よりなる上層とにより構成される二層膜を所定の厚
みに作成する工程、および上記工程による二層膜を厚み
約１μ毎に約１１００’Ｃにての約１０分間の緻密化熱
処理を加えつつ複数回積み重ねて３μ以上の厚みの保護
膜とする工程を備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14885075A JPS5852328B2 (ja) | 1975-12-12 | 1975-12-12 | ハンドウタイソウチノセイゾウホウホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14885075A JPS5852328B2 (ja) | 1975-12-12 | 1975-12-12 | ハンドウタイソウチノセイゾウホウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5272171A JPS5272171A (en) | 1977-06-16 |
| JPS5852328B2 true JPS5852328B2 (ja) | 1983-11-22 |
Family
ID=15462124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14885075A Expired JPS5852328B2 (ja) | 1975-12-12 | 1975-12-12 | ハンドウタイソウチノセイゾウホウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852328B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2813259B2 (ja) * | 1991-09-17 | 1998-10-22 | シャープ株式会社 | 薄膜誘電体 |
-
1975
- 1975-12-12 JP JP14885075A patent/JPS5852328B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5272171A (en) | 1977-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5851422B2 (ja) | 酸化物分離プロセス | |
| US3749614A (en) | Fabrication of semiconductor devices | |
| US3632438A (en) | Method for increasing the stability of semiconductor devices | |
| US4043849A (en) | Planar diffusion method for an I2 L circuit including a bipolar analog circuit part | |
| JPH039614B2 (ja) | ||
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JPS5852328B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| US3133840A (en) | Stabilization of junction devices with phosphorous tribromide | |
| US3447237A (en) | Surface treatment for semiconductor devices | |
| JPS6053050A (ja) | 半導体装置の製造方法 | |
| JPH0528501B2 (ja) | ||
| JPH01151232A (ja) | 半導体装置の製造方法 | |
| US3566519A (en) | Method of making field effect transistor device | |
| JPS63124423A (ja) | 半導体装置の製造方法 | |
| JPS61174645A (ja) | 半導体装置の製造方法 | |
| JPH02266531A (ja) | 半導体装置の製造方法 | |
| JPH036022A (ja) | 多層絶縁膜の形成方法 | |
| JPS63133673A (ja) | 半導体装置の製造方法 | |
| JPS60105224A (ja) | 半導体装置の製造方法 | |
| JPS6358940A (ja) | 絶縁分離層の形成方法 | |
| JPS6455853A (en) | Semiconductor device and manufacture thereof | |
| JPH04162675A (ja) | 半導体装置およびその製造方法 | |
| JPH03250729A (ja) | 半導体素子の製造方法 | |
| JPS6258656A (ja) | 半導体装置の製造方法 | |
| JPS5984544A (ja) | 分離領域の形成方法 |