JPS5852836A - 複合集積回路 - Google Patents

複合集積回路

Info

Publication number
JPS5852836A
JPS5852836A JP56150942A JP15094281A JPS5852836A JP S5852836 A JPS5852836 A JP S5852836A JP 56150942 A JP56150942 A JP 56150942A JP 15094281 A JP15094281 A JP 15094281A JP S5852836 A JPS5852836 A JP S5852836A
Authority
JP
Japan
Prior art keywords
aluminum
electrodes
chips
semiconductor element
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56150942A
Other languages
English (en)
Other versions
JPH0131689B2 (ja
Inventor
Kimio Yoshioka
吉岡　公男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Fuji Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Electric Manufacturing Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP56150942A priority Critical patent/JPS5852836A/ja
Publication of JPS5852836A publication Critical patent/JPS5852836A/ja
Publication of JPH0131689B2 publication Critical patent/JPH0131689B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5434—Dispositions of bond wires the connected ends being on auxiliary connecting means on bond pads, e.g. on other bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、基板上に固着された半導体素子への配線が基
板上に設けられた配線導体と半導体素子チップの電極と
の直線の豪続ならびＦｃ＊続導線による倣続によって行
われる複合集積回踏に関する。
豪合集′Ｉａ回路の配線導体は、例えばセライック基板
に導体を印刷焼成するか、あるいは金属基板Ｋｊａ縁し
て接着された金ｌｌＩ４櫓をエツチングすることなどに
より形成される。第１図は後者の例を示し、プルミニク
ムの、よつな良熱伝導性金属基板ｌの上に絶縁性嵌着剤
層２ｅ介して爾＠３を貼着し、鋼箔３の上にアルミニウ
ム線のワイヤポンディングが可能な、例えば金あるいは
ニッケルのめっき層４を設けた後、エツチング法によｐ
所望の配線バター７を形成する。あるいは鋼箔３を所望
のパターンにエツチングしたのち、蛍続に必要な場所の
みに部分めっきを施してもよい。めっき層４の上にはん
だ層５を介して半導体素子チップ６を固定し、その上面
のアル＜＝りム電極と別の配−導体のめっき層４１とを
フル建エクムの接続導１ｉｌＩ７の超音ａｍ−法による
ワイヤボンディングによって！Ｉ続する。半導体素子チ
ップ６がパワー）９ｙジスタテツブのような放熱量の大
きなものの場合には、めっき層４の上に金属の放熱体８
をはさんでチップ６をそれぞれはんだ層５を用いて固着
する。そして同様にアルミニりム線７のワイヤボンディ
ングによｐ４出した配線導体のめっき層４１とチップ６
のフルンニウム電極と接続する。
しかしこのような複合集積回路においては、アルミニウ
ムｍ７を半導体素子チップ６のアルミニウム電砺と銅ｉ
３の上のムＵあるいはＮｌめつき層４１とにワイヤボン
デインブレなければならず、双方の材質２表面状廊が異
るため、最適ボンディングを行つためにはそれぞれのポ
ンディング条件を調整する面倒がある。同じ材質にする
ために鋼箔３の上にｈｔめつきを施すことは技術的に離
しい。また放熱体８を用いるときは、チップ６の上の電
極面と配線導体上のめつき層４１の面との間に段差を生
ずるため、アル１＝クム線フが放熱体８の側面に像触し
て短絡する虞があ夛、信頼性が十分でない。
本発明はこのような欠点を除去し、導線による接続が容
易で、信頼性の高い複合集積回路を提供することを目的
とする。
この目的は、半導体素子チップの電極が、基板上に設け
られた配線導体の上に固着され少くとも上側が前記電極
と同種の材料からなる補助体の上面と導−によって硬−
続されたことによって遍成される。チップがアルミニウ
ム電極を有するときは補助体はアルミニウムあるいはア
ルミニウム合金により作られ、基体上の配線導体に固着
される側は銅めっきされることが望ましい。
以下、図を引用して本発明の実施例について説明する。
第２図に８いて第１図と共通の部分には同一の符号が付
されている。基板ｌ上の配線パターンを形成する銅箔３
の上にはめっき層４を設けず、半導体素子チップ６は銅
箔３に直接はんだ層５を介して固着される。このチップ
６の上部のアル＜ニウム電極と接続されるべき配線導体
の場所には、補助体９がはんだ層５によってろう付けさ
れる。補助体９はチップ６の電極の材料と同種のアルミ
ニウムあるいはアルミニウム合金からなるが、第３図に
示すようにアルミニウム板ＩＣの一面に銅めつき層１１
を有する。従って容易にめっき層１１の例で銅箔３とは
んだ付けできる。ついで、アルミニウム線７の超音波振
動によるワイヤボンディングによりチップ６の上向のア
ルミニクム電惚ト補助体９の上側のアルミニウム向とを
接続する。接続部が双方ともアルミニウムであるので、
ボンディングは同じ条件で容易に行っことができる。半
導体素子の放熱量が多（、放熱体８を介して配線導体に
固着するときは、素子チップ６の上部ＩＥ極と接続され
る配線導体の場所に、放熱体８の厚さに匹適する厚さｂ
補助体９１をろつ付けする。それによりアルミニウム線
７による接続は、同種の材料に対しほぼ同一水平面内Ｋ
ｇいて行つことができる。従ってアル１ニウム−７の長
さは最短となり、放熱体８の測量にアルミニウムーが触
れる真がなく、短絡が起きない。
本発明によれば配線導体の上に高価なム賛めっきのよう
なめつき層を設ける必要がなく、接続場所にのみ補助体
を設けるので最小限の材料ですむ。
な８、本発明は上述の金属基板の複合集積回路に限らず
、セライック基板に印刷焼成導体により配−するものに
て適用できる。
以上述べたように、本発明は複合集積回路の基板上に固
定された半導体素子チップの電極と少くとも一部は同種
の材料の補助体を用いて、同棟材料関を導線により接続
するものであり、導線の固着が同一条件でできるため！
ｉ続作業が容易で信頼性が高く、また放熱体使用の素子
との接続が同一水平面内でできるような厚さの補助体を
用いることもできるので短絡の防止が可１１１！である
など、得られる効果は極めて大きい。
【図面の簡単な説明】
第１図は従来の複合集積回路の一例の要部の断面図、第
２図は本発明の一実施例の豊Ｓ断ｍ図、第３図はその補
助体の一実施例の断面図である。 １−・金属基板、２・・・絶縁性接着剤層、３−・・銅
箔、５・・・はんだ層、６−半導体素子チップ、）・・
・接続導線、９．９１・・・補助体、ｉ　ｏ　・・・ア
ルミニウム板、１１−・・鋼めつき層。

Claims (1)

  1. 【特許請求の範囲】 ｌ）半導体素子チップの電極が、基板上に設けられた配
    −導体の上Ｋ１１１着され、少くとも上側が前記電極と
    同種の材料からなる襠麹体の上面と、導線によって畿続
    されたξとを特徴とする複合集積回踏。 ２、特許請求の範囲第１項記載の集積回路において、チ
    ップの電極はアルミニり＾からなｐ１補助体はアル建二
    つ＾あるいはアルミニウム線金からなって配線導体上Ｋ
    １１ｌｊｉ！される側か鋼めっきされたことを特徴とす
    る複合集積回路。
JP56150942A 1981-09-24 1981-09-24 複合集積回路 Granted JPS5852836A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56150942A JPS5852836A (ja) 1981-09-24 1981-09-24 複合集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56150942A JPS5852836A (ja) 1981-09-24 1981-09-24 複合集積回路

Publications (2)

Publication Number Publication Date
JPS5852836A true JPS5852836A (ja) 1983-03-29
JPH0131689B2 JPH0131689B2 (ja) 1989-06-27

Family

ID=15507779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56150942A Granted JPS5852836A (ja) 1981-09-24 1981-09-24 複合集積回路

Country Status (1)

Country Link
JP (1) JPS5852836A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58151039A (ja) * 1982-03-04 1983-09-08 Denki Kagaku Kogyo Kk 混成集積回路基板
JPS6045089A (ja) * 1983-08-22 1985-03-11 松下電器産業株式会社 回路配線用基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317747A (en) * 1976-08-02 1978-02-18 Sasaki Mooru Kk Natural light inlet tube
JPS5396668A (en) * 1977-02-04 1978-08-24 Hitachi Ltd Wire bonding method and auxiliary plate for the same
JPS5396667A (en) * 1977-02-04 1978-08-24 Hitachi Ltd Wire bonding method
JPS55158654A (en) * 1979-05-30 1980-12-10 Aichi Steel Works Ltd Manufacture of heat sink in aluminum
JPS5610941A (en) * 1979-07-06 1981-02-03 Mitsubishi Electric Corp Semiconductor device
JPS5623763A (en) * 1979-08-04 1981-03-06 Aichi Steel Works Ltd Aluminum heat sink and manufacture of semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317747A (en) * 1976-08-02 1978-02-18 Sasaki Mooru Kk Natural light inlet tube
JPS5396668A (en) * 1977-02-04 1978-08-24 Hitachi Ltd Wire bonding method and auxiliary plate for the same
JPS5396667A (en) * 1977-02-04 1978-08-24 Hitachi Ltd Wire bonding method
JPS55158654A (en) * 1979-05-30 1980-12-10 Aichi Steel Works Ltd Manufacture of heat sink in aluminum
JPS5610941A (en) * 1979-07-06 1981-02-03 Mitsubishi Electric Corp Semiconductor device
JPS5623763A (en) * 1979-08-04 1981-03-06 Aichi Steel Works Ltd Aluminum heat sink and manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58151039A (ja) * 1982-03-04 1983-09-08 Denki Kagaku Kogyo Kk 混成集積回路基板
JPS6045089A (ja) * 1983-08-22 1985-03-11 松下電器産業株式会社 回路配線用基板

Also Published As

Publication number Publication date
JPH0131689B2 (ja) 1989-06-27

Similar Documents

Publication Publication Date Title
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
US5661089A (en) Method for making a semiconductor chip package with enhanced thermal conductivity
KR100335454B1 (ko) 반도체칩 모듈용 다층 회로기판 및 그의 제조방법
JPH0697362A (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
US4635093A (en) Electrical connection
US6034437A (en) Semiconductor device having a matrix of bonding pads
JP5173758B2 (ja) 半導体パッケージの製造方法
JPH08148839A (ja) 混成集積回路装置
US20030162330A1 (en) Method for manufacturing a semiconductor device
JP2735912B2 (ja) インバータ装置
JP2501272B2 (ja) 多層セラミックス回路基板
JP2504486B2 (ja) 混成集積回路構造
JPH10242335A (ja) 半導体装置
JPH08148647A (ja) 半導体装置
JPH05218226A (ja) 多層配線基板
JPS63284831A (ja) 混成集積回路の製造方法
JP2735920B2 (ja) インバータ装置
JPH0131689B2 (ja)
JP2000058995A (ja) セラミック回路基板及び半導体モジュール
JPS6315430A (ja) 半導体装置の製造方法
JPS5930551Y2 (ja) 配線補修用ラインを持った配線板
JPS5988863A (ja) 半導体装置
JP2947468B2 (ja) 複合電子回路装置
JP2751911B2 (ja) 混成集積回路のワイヤボンディング用パッド及び該パッドの形成方法
JPS6153854B2 (ja)