JPS5852847A - 配線の形成方法 - Google Patents
配線の形成方法Info
- Publication number
- JPS5852847A JPS5852847A JP15060181A JP15060181A JPS5852847A JP S5852847 A JPS5852847 A JP S5852847A JP 15060181 A JP15060181 A JP 15060181A JP 15060181 A JP15060181 A JP 15060181A JP S5852847 A JPS5852847 A JP S5852847A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- resist
- mask
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は配線の形成方法に関し、特に牛導体集槓回路(
工0)における多層配線、又は拡散領域に接続嘔れる配
線の形成方法に関するものである。
工0)における多層配線、又は拡散領域に接続嘔れる配
線の形成方法に関するものである。
xOの多層配線技術として、規則的に平行に配置された
下層のアルミニウム配線(以下、ムt1と称する)に対
し、その所定箇所にて層間絶縁膜に設けたスルーホール
を介して上層のアルミニウム配II(以下、ムt2と称
する)t−接続する方法か一般的である。IOの集積度
を高めるためには、各ムtIFi4とより各112間の
配線ピッチ會小毛(する必費がある。ところか、これま
での技術によれば、ムt1及び112間の接続不良を防
ぐ目的で、内省の接続箇所#Icシいて特にムL2t−
上紀スルーホールよりかなり大きく膨出部ぜ、いわゆる
ドツグボーン構造とすることによシ、ムt2の形成時に
使用する1スクの合せ余裕をとっている。このため、各
人t2間の配線ピッチは、上記スルーホールとムt2と
の合せ余裕分、即ち上記の膨出部の慟の分だけ大きくな
ってしまうから、この間@を解決しないことKは高集積
化、チップサイズの細小?図れないという諌I@が浅場
れている。このようなドツグボーン構造は、拡散領域と
七の配−とのコンタクト領域でも余儀なく嘔れており、
例えば険理IB1用のM工symτ(M@t−al 工
ns+ulatOr s@m1aonauotor F
ield Iff −eot ’rrln81etor
、)の多数のX散領域同士を配線で接続する際にやは
り集積度の向上にとって障害となることが分っている。
下層のアルミニウム配線(以下、ムt1と称する)に対
し、その所定箇所にて層間絶縁膜に設けたスルーホール
を介して上層のアルミニウム配II(以下、ムt2と称
する)t−接続する方法か一般的である。IOの集積度
を高めるためには、各ムtIFi4とより各112間の
配線ピッチ會小毛(する必費がある。ところか、これま
での技術によれば、ムt1及び112間の接続不良を防
ぐ目的で、内省の接続箇所#Icシいて特にムL2t−
上紀スルーホールよりかなり大きく膨出部ぜ、いわゆる
ドツグボーン構造とすることによシ、ムt2の形成時に
使用する1スクの合せ余裕をとっている。このため、各
人t2間の配線ピッチは、上記スルーホールとムt2と
の合せ余裕分、即ち上記の膨出部の慟の分だけ大きくな
ってしまうから、この間@を解決しないことKは高集積
化、チップサイズの細小?図れないという諌I@が浅場
れている。このようなドツグボーン構造は、拡散領域と
七の配−とのコンタクト領域でも余儀なく嘔れており、
例えば険理IB1用のM工symτ(M@t−al 工
ns+ulatOr s@m1aonauotor F
ield Iff −eot ’rrln81etor
、)の多数のX散領域同士を配線で接続する際にやは
り集積度の向上にとって障害となることが分っている。
従って、本発明の目的は、上記した如き合せ余裕をなく
丁ことによって配線の関−t−Vかくし、島集積化及び
砿細化を実現する方法上提供することにある。
丁ことによって配線の関−t−Vかくし、島集積化及び
砿細化を実現する方法上提供することにある。
以下、本@明の実施例を図thについて拝細に説明する
。
。
11!1図及び第2因は、第1の実施例による論理L8
工用の多層配線の形成方法を各工程毎に主要部の平面図
及び断面図全並記し友状態で示したものである。
工用の多層配線の形成方法を各工程毎に主要部の平面図
及び断面図全並記し友状態で示したものである。
まず第1ム図及び第2ム図のように、例えばP型シリコ
ン基板1の一生面にリンシリケートガラス艇2t−公知
の化学的気相成長技術(own )で形成し、このガラ
スミ2上に公知の真空蒸着及びフォトエツチング技術で
1層目のアルミニウム配It(ムtx>を所定ハターン
に形成する。このムt1からガラス膜2上Kかけて全面
に別の層間絶縁膜3會OVDで形成した後、図示の如く
、上層のアルミニウム配l5(Az2)に対厄する箇所
にI[吻状の欠除部4を肩するフォトレジスト5を傾ぜ
る。この場合、ムt1及びムt2間の接続筒F9rにお
いては常法通りムt1にト0ッグボーン構造at−形F
L、、かつフォトレジスト5の欠除部番の一端2s A
t 1のトングボーン6内に包含1れルヨうにしてお
く、ここで使用するフォトレジスト5としては、公知の
遠紫外光用のネガタイプレジストを使用し、塗布後の露
光、現像処理によって図示の如くパターニングされた際
、ひ?し形状7となるものかよい。
ン基板1の一生面にリンシリケートガラス艇2t−公知
の化学的気相成長技術(own )で形成し、このガラ
スミ2上に公知の真空蒸着及びフォトエツチング技術で
1層目のアルミニウム配It(ムtx>を所定ハターン
に形成する。このムt1からガラス膜2上Kかけて全面
に別の層間絶縁膜3會OVDで形成した後、図示の如く
、上層のアルミニウム配l5(Az2)に対厄する箇所
にI[吻状の欠除部4を肩するフォトレジスト5を傾ぜ
る。この場合、ムt1及びムt2間の接続筒F9rにお
いては常法通りムt1にト0ッグボーン構造at−形F
L、、かつフォトレジスト5の欠除部番の一端2s A
t 1のトングボーン6内に包含1れルヨうにしてお
く、ここで使用するフォトレジスト5としては、公知の
遠紫外光用のネガタイプレジストを使用し、塗布後の露
光、現像処理によって図示の如くパターニングされた際
、ひ?し形状7となるものかよい。
次いでWIB図及び#!2B図のように、フォトレジス
ト5の欠除ffB4の一端部を包囲する如き開口8全肩
する7オトレジスト9を普ぜる。このフォトレジスト9
は通常タイプのものであってよいか、ここで注目すべき
ことけ、両レジスト5及び9を上記のように重ねること
によって欠除部番及び8を図示の如くにオーバーラツプ
姑ゼていることである。即ち、後述するように、開口8
内に存′ 在している欠除s3の三辺と、開口8の一辺
とによってi8まれた矩形状の領域10けムt1−ムt
2間の接続箇所(コンタクト部)を決めるものであって
、両レジスト5及び9の重ね合せで精度曳く規定される
ものである。
ト5の欠除ffB4の一端部を包囲する如き開口8全肩
する7オトレジスト9を普ぜる。このフォトレジスト9
は通常タイプのものであってよいか、ここで注目すべき
ことけ、両レジスト5及び9を上記のように重ねること
によって欠除部番及び8を図示の如くにオーバーラツプ
姑ゼていることである。即ち、後述するように、開口8
内に存′ 在している欠除s3の三辺と、開口8の一辺
とによってi8まれた矩形状の領域10けムt1−ムt
2間の接続箇所(コンタクト部)を決めるものであって
、両レジスト5及び9の重ね合せで精度曳く規定される
ものである。
次いで第1C図及び第20園のように1フオトレジスト
5及び9tマスクとして上記の領域10に露出している
層間絶縁膜3tエツチングする。
5及び9tマスクとして上記の領域10に露出している
層間絶縁膜3tエツチングする。
このエツチングはプラズマによるト°ライエツチングで
行なうのかよく、レジスト5及び9の欠除部4及び8で
規定逼れる領域10に正確に一致したスルーホール11
を形成できる。このスルーホール11rli、その3辺
がレジスト5の欠除部4で規定δれ、かつ残シの一辺か
レジスト9の開口8で規定されたものでTo夛、直下K
Fiムtlの端st露出、芒ゼている。
行なうのかよく、レジスト5及び9の欠除部4及び8で
規定逼れる領域10に正確に一致したスルーホール11
を形成できる。このスルーホール11rli、その3辺
がレジスト5の欠除部4で規定δれ、かつ残シの一辺か
レジスト9の開口8で規定されたものでTo夛、直下K
Fiムtlの端st露出、芒ゼている。
次いで第1D図及び第2D図のように、フォトレジスト
9のみを化学的に1去し死後、第1Il1図及び第21
1図のように、フォトレジスト5上から公知の真空蒸着
技術によってアル1ニウム121全面に付着せしめる。
9のみを化学的に1去し死後、第1Il1図及び第21
1図のように、フォトレジスト5上から公知の真空蒸着
技術によってアル1ニウム121全面に付着せしめる。
これによって、アルミニラA12tjxルーホール1l
Yc完全に埋めると共に、レジスト5の開口4の箇所で
はその段差若しくはひもしfl 7 KThいてレジス
ト5上のアルミニウムとは完全に分#された状膳となる
。
Yc完全に埋めると共に、レジスト5の開口4の箇所で
はその段差若しくはひもしfl 7 KThいてレジス
ト5上のアルミニウムとは完全に分#された状膳となる
。
次いで第11F図及び第2y図のように、フォトレジス
ト5を化学的に除去する。この際、レジスト5ど共にそ
の上のアルミニウム12p−わゆるリフトオフ方式で同
時に除去され、レジスト5の欠除部番の箇所にのみアル
ミニウムかムt2として選択的に残される。また、レジ
スト5の欠除部4けCト1し形状7となっているために
、薬品の廻り込みか充分となり、上記リフトオフを精度
曳く行なえる。
ト5を化学的に除去する。この際、レジスト5ど共にそ
の上のアルミニウム12p−わゆるリフトオフ方式で同
時に除去され、レジスト5の欠除部番の箇所にのみアル
ミニウムかムt2として選択的に残される。また、レジ
スト5の欠除部4けCト1し形状7となっているために
、薬品の廻り込みか充分となり、上記リフトオフを精度
曳く行なえる。
上記した如く、本実施例の方法VCよって、ムt1に対
してスルーホール1it−介してムt2f接続せしめた
多層配線構造を形成できるか、両レジスト5及び9を用
いてスルーホールを規定し、1!にリフトオフでム12
七選択的に残すようにしていルカラ、ムシ1−ム22間
のコンタクトをセルファライン方式で自己整合的に形成
できる。この結果、既述し几如きムt2の合ぞ余裕tと
る必要か全くないので、第11図のように各ムt2を接
近して配置する場合にヤれらの間隔又は配線ピッチt−
縮小することかでき、高集積度の倣細配置配線V*現す
ることか可能となる。
してスルーホール1it−介してムt2f接続せしめた
多層配線構造を形成できるか、両レジスト5及び9を用
いてスルーホールを規定し、1!にリフトオフでム12
七選択的に残すようにしていルカラ、ムシ1−ム22間
のコンタクトをセルファライン方式で自己整合的に形成
できる。この結果、既述し几如きムt2の合ぞ余裕tと
る必要か全くないので、第11図のように各ムt2を接
近して配置する場合にヤれらの間隔又は配線ピッチt−
縮小することかでき、高集積度の倣細配置配線V*現す
ることか可能となる。
なお、本実施例による方法は、内レジスト5及び9の1
ね合せによってコンタクトホール定しているが、第1B
図及び第2B図から明らかなように、両欠除s4及び8
t−オーバーラツプ嘔ゼる際に欠除部4の長名方向(図
面上下方向)Kおける欠除部8の位置合せはめる程度余
裕を以って行なうことかて龜る。また、欠除部8の横方
向(図面左右方向)のmを大きめにしておけば、その横
方向での位置合せも楽である。従って、両レジストの位
、lk合ゼか非常に容易であプ、作業性の面で有利であ
る。
ね合せによってコンタクトホール定しているが、第1B
図及び第2B図から明らかなように、両欠除s4及び8
t−オーバーラツプ嘔ゼる際に欠除部4の長名方向(図
面上下方向)Kおける欠除部8の位置合せはめる程度余
裕を以って行なうことかて龜る。また、欠除部8の横方
向(図面左右方向)のmを大きめにしておけば、その横
方向での位置合せも楽である。従って、両レジストの位
、lk合ゼか非常に容易であプ、作業性の面で有利であ
る。
第3図及び第4図は、第2の実施例による方法を上述の
第1の実施例と同様に示すものでめる。
第1の実施例と同様に示すものでめる。
即ち、まず第3ム図及び第4ム図のように、P型シリコ
ン基板IK公知の方法でN+型拡散領域20i形成し、
更にその拡散マスクとして用いた絶縁膜(例えば熱酸化
8101膜)21上に上述したと同様のネガタイプレジ
スト5を所定パターンに形成する。
ン基板IK公知の方法でN+型拡散領域20i形成し、
更にその拡散マスクとして用いた絶縁膜(例えば熱酸化
8101膜)21上に上述したと同様のネガタイプレジ
スト5を所定パターンに形成する。
次いで第3BIm及び第4B図のように、上述しタト同
様の7オトレジスト9を砿ぜ、両レジストの欠Wks4
及び8で規定される矩形状の領域10を形成する。
様の7オトレジスト9を砿ぜ、両レジストの欠Wks4
及び8で規定される矩形状の領域10を形成する。
次いでf430図及び第4C図のように、両レジスト5
及び9會マスクとして傾城10下の日10!膜21’i
エツチングし、拡散領域20に通じるコンタクトホール
22を形成する。このエツチングは上述したドライエツ
チングでなく浮式エツチングで行なってよい。
及び9會マスクとして傾城10下の日10!膜21’i
エツチングし、拡散領域20に通じるコンタクトホール
22を形成する。このエツチングは上述したドライエツ
チングでなく浮式エツチングで行なってよい。
次いで第3D図及び第4D図のように、レジスト9t−
除去した後、W、3 w図及び第4m向のように、公知
の真空参看技術でアルミニウム12t−全面に付着ゼし
める。
除去した後、W、3 w図及び第4m向のように、公知
の真空参看技術でアルミニウム12t−全面に付着ゼし
める。
次いで第3F図及び第41F図のように、上述したと同
様のり7トオフでレジスト5及びその上のアルミニウム
121に除去し、レジスト5の欠除部4の位置に1熾か
拡散領域20とコンタクトしたアルミニウム配線121
1丁。
様のり7トオフでレジスト5及びその上のアルミニウム
121に除去し、レジスト5の欠除部4の位置に1熾か
拡散領域20とコンタクトしたアルミニウム配線121
1丁。
この実施例の方法によって、拡散領域20に接続された
アルミニウム配@12’i形成できるが、上記の両レジ
スト5及び9によるコンタクトホールの規定とリフトオ
フ技術とによって、アルミニウム配−12のコンタクト
の合せ余裕が不要となり、コンタクト領域の占有面積を
減らして素子の高集積化全図ることができる。
アルミニウム配@12’i形成できるが、上記の両レジ
スト5及び9によるコンタクトホールの規定とリフトオ
フ技術とによって、アルミニウム配−12のコンタクト
の合せ余裕が不要となり、コンタクト領域の占有面積を
減らして素子の高集積化全図ることができる。
なお、上記の・拡散領域20は通常の拡散抵抗であって
よく、或いはMIgFIIT用のソース又はドレイン領
域であって4よい。後者の場合には、図示省略したか、
拡散拳域20上の絶縁膜はゲート酸化膜及びリンシリケ
ートガラス膜の2層構造からなシ、また拡散領域20に
隣接してゲート酸化編上にポリ日1等のゲート電極か予
め設けられている。このM工jlFITの場合、拡散領
域2〇−配置1i112間のコンタクト用の合せ余裕(
又はドツグボーン)か不要となゐことから、そのコンタ
クト部とゲート電極との間の合せ余裕も不要とな9、そ
れらの間隔を縮めてFIT自体の素子サイズも小場(す
ることかできる。従って3人力MムMD等(rJMXt
lflJ論場ゲートを組むと@flC集槓度の面で非常
に有利となる。
よく、或いはMIgFIIT用のソース又はドレイン領
域であって4よい。後者の場合には、図示省略したか、
拡散拳域20上の絶縁膜はゲート酸化膜及びリンシリケ
ートガラス膜の2層構造からなシ、また拡散領域20に
隣接してゲート酸化編上にポリ日1等のゲート電極か予
め設けられている。このM工jlFITの場合、拡散領
域2〇−配置1i112間のコンタクト用の合せ余裕(
又はドツグボーン)か不要となゐことから、そのコンタ
クト部とゲート電極との間の合せ余裕も不要とな9、そ
れらの間隔を縮めてFIT自体の素子サイズも小場(す
ることかできる。従って3人力MムMD等(rJMXt
lflJ論場ゲートを組むと@flC集槓度の面で非常
に有利となる。
第5図及び第6TI!JFi、第3の実施例による方法
で作F!L場れた構造を示すものである。
で作F!L場れた構造を示すものである。
この実施例では、上述した方法によって、基板1に対し
合せ余裕なしに絶縁膜30のコンタクトホール31を介
してAtIt−接続し、謎に層間絶縁膜32のスルーホ
ール33t−介してムtlK対しムt2t′!#続した
多層配線構造としている。
合せ余裕なしに絶縁膜30のコンタクトホール31を介
してAtIt−接続し、謎に層間絶縁膜32のスルーホ
ール33t−介してムtlK対しムt2t′!#続した
多層配線構造としている。
Atl0形収方法は第1の実施例にシけるAt2と同様
に行なえるのでその説明を省略したが、ムt2の方は常
法に従ってドツグボーン34付きの形状としている。
に行なえるのでその説明を省略したが、ムt2の方は常
法に従ってドツグボーン34付きの形状としている。
このようにすれば、AAIの側で各121間の配−ピッ
チか詰められるから、上層のAt2にトングボーンか存
在していても全体として各ムt2間の間隔も縮めること
かできる。つまり、仮にAt1もトングボーンにする場
合、一般にはこの人t1のトングボーンより大きめにム
t2のドツグボーンを形成しているから、全体として配
線ピッチか大きくなってしまうか、本実施例のように作
成丁ればAt2のドツグボーンの面積自体を小石〈でき
るために、結果的にムt2間のピッチを七の分だけ結め
ることか可能である。
チか詰められるから、上層のAt2にトングボーンか存
在していても全体として各ムt2間の間隔も縮めること
かできる。つまり、仮にAt1もトングボーンにする場
合、一般にはこの人t1のトングボーンより大きめにム
t2のドツグボーンを形成しているから、全体として配
線ピッチか大きくなってしまうか、本実施例のように作
成丁ればAt2のドツグボーンの面積自体を小石〈でき
るために、結果的にムt2間のピッチを七の分だけ結め
ることか可能である。
以上、本発明を例示したが、上述した各実施例は本発明
の技術的思@に基いてwlに変形が可能である。例えば
、上述のレジスト環外のマスク材を使用してよく、また
下地の絶縁膜のエツチング方法も種々採用できる。、ま
た、第1B図において、レジスト9のパターンを第7図
の如くに変形してよい。この場合、レジスト9の欠除部
8は上述した矩形状ではなく、直劇的な形状になってい
る。
の技術的思@に基いてwlに変形が可能である。例えば
、上述のレジスト環外のマスク材を使用してよく、また
下地の絶縁膜のエツチング方法も種々採用できる。、ま
た、第1B図において、レジスト9のパターンを第7図
の如くに変形してよい。この場合、レジスト9の欠除部
8は上述した矩形状ではなく、直劇的な形状になってい
る。
また、本発明は、上下の導体(牛導体も含む)間の接続
に広く応用可能でろる。
に広く応用可能でろる。
本発明は、上述した如く、肉!スク層によって接続領域
t−規定し、IN’lllシた配線材料tマスク層と同
時K1111!去してマスク層のない箇所に配線材料を
選択的に装丁ようにしているから、接続¥r竜ルファラ
インで達成でき、上層の配線を余ゼ余裕の考慮なしに形
成できる。従って配線間の間隔又はピッチを縮小でき、
集積度を向上名ゼることか可能でるる。
t−規定し、IN’lllシた配線材料tマスク層と同
時K1111!去してマスク層のない箇所に配線材料を
選択的に装丁ようにしているから、接続¥r竜ルファラ
インで達成でき、上層の配線を余ゼ余裕の考慮なしに形
成できる。従って配線間の間隔又はピッチを縮小でき、
集積度を向上名ゼることか可能でるる。
尚、第1ム図〜第11図、第2ム図〜第21図賃おける
ム石及び第SIN、第6図におけるム1゜はドックボー
ン構造でなくコンタクト部か配線部と同じ幅i肩するも
のでも裏込。
ム石及び第SIN、第6図におけるム1゜はドックボー
ン構造でなくコンタクト部か配線部と同じ幅i肩するも
のでも裏込。
図面は本発明の!!施例を示すものであって、第1ム図
〜第11図は第1の実施例による方法を工S*に示す要
部の各平面図、第2ム図〜第2F図は第1ム図のX−X
@に対応する各工程における断面図、第3ム図〜第31
図は第2の11!施例による方法を工機順に示すJI!
部の各平面図、第4A図〜第4シ図/fit1g3ム図
のY−Y線に対応する各工程における断面図、#I5図
は第3の実施例による方法で得られ九多層配線構造の平
面図、第6図は第5図ノZ−Z@断面図、第1図は第2
のマスクパターンを変形した場合の第1BIWと同様の
平面図である。 なお、図面に示賂九九符号において、3.211.30
及び32は絶l11m%4及び8#′i欠除部又は開口
、5及び9ijフオトレジスト、11.22.31及び
33はスルーホール又はコンタクトホール、12はアル
ミニウム、ムt1はtm目のプルミニラム配縁、ムt2
は2層目のアルミニウム配線である。
〜第11図は第1の実施例による方法を工S*に示す要
部の各平面図、第2ム図〜第2F図は第1ム図のX−X
@に対応する各工程における断面図、第3ム図〜第31
図は第2の11!施例による方法を工機順に示すJI!
部の各平面図、第4A図〜第4シ図/fit1g3ム図
のY−Y線に対応する各工程における断面図、#I5図
は第3の実施例による方法で得られ九多層配線構造の平
面図、第6図は第5図ノZ−Z@断面図、第1図は第2
のマスクパターンを変形した場合の第1BIWと同様の
平面図である。 なお、図面に示賂九九符号において、3.211.30
及び32は絶l11m%4及び8#′i欠除部又は開口
、5及び9ijフオトレジスト、11.22.31及び
33はスルーホール又はコンタクトホール、12はアル
ミニウム、ムt1はtm目のプルミニラム配縁、ムt2
は2層目のアルミニウム配線である。
Claims (1)
- 【特許請求の範囲】 1、下層の導体層上に絶縁膜を設ける工程と、この絶縁
膜に形成したスルーホールを介して前記下層の導体層[
Jl綬されるべき上層の配線とほぼ同一位置にほぼ同一
形状の欠除at−肩する鯖1のマスク層を前記絶縁膜上
に形成する工程と、前記下層の導体層及び前記上層の配
線間の接続予定領域のうち前記上層の配線の導出側の周
辺部分を規定するための欠除部會肩する第2のマスク層
を前記第1のマスク層上に積層する工程と、前記接続予
定領域の他の周辺部分全体を前記第1のマスク層で規定
し友状轄で前記第1及び第2のマスク層【用いて前記の
各欠除部内に露出している前E絶縁膜ヲエッチングする
工程と、このエツチングで前記接続予定領域にスルーホ
ールを形成した後に前記第2のマスク層を除去する工程
と、この除去後に前記スルーホールを含む全面に前記上
層の配縁材料t−僅着する工程と、この僅着後に前記第
1のマスク層と共和このマスク上の前記配線材料を除去
することによって一端か前記スルーホールを介して前配
下層の導体層に接し穴前記上層の配線を前記第1のマス
ク層の前記欠除部位置に形成する工程とを夫々具備する
こと1*黴とする配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15060181A JPS5852847A (ja) | 1981-09-25 | 1981-09-25 | 配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15060181A JPS5852847A (ja) | 1981-09-25 | 1981-09-25 | 配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5852847A true JPS5852847A (ja) | 1983-03-29 |
Family
ID=15500440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15060181A Pending JPS5852847A (ja) | 1981-09-25 | 1981-09-25 | 配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852847A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61207238A (ja) * | 1985-03-11 | 1986-09-13 | ゼネラル モーターズ コーポレーシヨン | 座席摺動構体およびそのためのラツチ構体 |
-
1981
- 1981-09-25 JP JP15060181A patent/JPS5852847A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61207238A (ja) * | 1985-03-11 | 1986-09-13 | ゼネラル モーターズ コーポレーシヨン | 座席摺動構体およびそのためのラツチ構体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0239489B1 (en) | A process for forming vias on integrated circuits | |
| US4916514A (en) | Integrated circuit employing dummy conductors for planarity | |
| JPH0777239B2 (ja) | 浮遊ゲート型不揮発性半導体記憶装置 | |
| TW414929B (en) | Semiconductor device and manufacturing method of the same | |
| JP2952887B2 (ja) | 半導体装置およびその製造方法 | |
| EP1071130A2 (en) | Semiconductor device interconnection structure comprising additional capacitors | |
| US6243286B1 (en) | Semiconductor memory device and method of fabricating the same | |
| JPH0575179B2 (ja) | ||
| JPH0240935A (ja) | 多層配線構造 | |
| US5637526A (en) | Method of making a capacitor in a semiconductor device | |
| US5856691A (en) | Element-to-element interconnection in semiconductor device | |
| JPH0427125A (ja) | 配線部材の製造方法 | |
| JPS6214095B2 (ja) | ||
| JPH11186386A (ja) | 半導体装置およびその製造方法 | |
| JPH08321551A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000232103A (ja) | 半導体装置 | |
| JPH10189901A5 (ja) | ||
| KR100365743B1 (ko) | 반도체소자의콘택형성방법 | |
| JPS62179160A (ja) | Mis型半導体装置の製造方法 | |
| JP2551077B2 (ja) | 半導体集積回路装置 | |
| JPH0449675A (ja) | 半導体装置 | |
| JPH0475389A (ja) | 半導体装置およびその製造方法 | |
| JPH02191363A (ja) | 半導体集積回路の多層配線構造 | |
| JPS59117236A (ja) | 半導体装置 | |
| JP2005101641A (ja) | 半導体装置および半導体装置の製造方法 |