JPH0799742B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0799742B2 JPH0799742B2 JP61034722A JP3472286A JPH0799742B2 JP H0799742 B2 JPH0799742 B2 JP H0799742B2 JP 61034722 A JP61034722 A JP 61034722A JP 3472286 A JP3472286 A JP 3472286A JP H0799742 B2 JPH0799742 B2 JP H0799742B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- opening
- substrate
- oxide film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は自然酸化膜を低温で容易に除去する方法に関す
るもので、特に三次元回路素子を実現するための固相エ
ピタキシープロセスへの応用に好適である。
るもので、特に三次元回路素子を実現するための固相エ
ピタキシープロセスへの応用に好適である。
本発明は、半導体基板上に設けられた非結晶又は多結晶
シリコンを基板の一部を種にして単結晶化する固相エピ
タキシー法において、シリコンを堆積するに先立ち、還
元性の雰囲気中で半導体基板に短波長のエネルギー線を
照射することにより、低温で他の領域にダメージを与え
ることなく基板表面の自然酸化膜を除去す、引き続くエ
ピタキシーを可能にするものである。
シリコンを基板の一部を種にして単結晶化する固相エピ
タキシー法において、シリコンを堆積するに先立ち、還
元性の雰囲気中で半導体基板に短波長のエネルギー線を
照射することにより、低温で他の領域にダメージを与え
ることなく基板表面の自然酸化膜を除去す、引き続くエ
ピタキシーを可能にするものである。
三次元回路素子を実現するためには、半導体層を多層に
積層する過程でオートドーピングや固相拡散の影響を最
小限に抑える低温プロセスが必要になる。従来から提案
されている種々の方法の中に固相エピタキシー法があ
る。これは、半導体基板の表面の一部を開口して下地結
晶表面を露出させておき、この上に非結晶又は多結晶シ
リコン膜を堆積した後に開口部の下地結晶を種として固
相エピタキシーを起こさせることにより、全体を単結晶
化する技術である。550℃〜650℃の低温処理で単結晶が
得られるので、三次元回路素子の製造に有効な手段とい
われている。
積層する過程でオートドーピングや固相拡散の影響を最
小限に抑える低温プロセスが必要になる。従来から提案
されている種々の方法の中に固相エピタキシー法があ
る。これは、半導体基板の表面の一部を開口して下地結
晶表面を露出させておき、この上に非結晶又は多結晶シ
リコン膜を堆積した後に開口部の下地結晶を種として固
相エピタキシーを起こさせることにより、全体を単結晶
化する技術である。550℃〜650℃の低温処理で単結晶が
得られるので、三次元回路素子の製造に有効な手段とい
われている。
ところで固相エピタキシーを行う場合、通常、開口部を
設けたときに開口部の表面にできる薄い自然酸化膜を除
去することが必要になる。自然酸化膜が存在すると、多
結晶シリコンと基板開口部との接触状態が悪くなり、エ
ピタキシーの進行を阻害するからである。
設けたときに開口部の表面にできる薄い自然酸化膜を除
去することが必要になる。自然酸化膜が存在すると、多
結晶シリコンと基板開口部との接触状態が悪くなり、エ
ピタキシーの進行を阻害するからである。
従来、この自然酸化膜を除去するために、非結晶又は多
結晶シリコンを堆積した後、約1000℃に昇温してH2雰囲
気中でアニーリングを行うことや、シリコンの堆積前に
表面をArスパッタで洗浄すること（例えば日経マイクロ
デバイセス 1985年10月号P79〜87）、あるいは水素プ
ラズマ中でエッチングすることなどが行われれていた。
またMBE装置を用いる場合は、シリコンの堆積前にH2雰
囲気中で600℃程度のベーキングを行うことによって自
然酸化膜を除去していた。
結晶シリコンを堆積した後、約1000℃に昇温してH2雰囲
気中でアニーリングを行うことや、シリコンの堆積前に
表面をArスパッタで洗浄すること（例えば日経マイクロ
デバイセス 1985年10月号P79〜87）、あるいは水素プ
ラズマ中でエッチングすることなどが行われれていた。
またMBE装置を用いる場合は、シリコンの堆積前にH2雰
囲気中で600℃程度のベーキングを行うことによって自
然酸化膜を除去していた。
しかしながら、これらの方法は、高温処理時に不純物の
再拡散を引き起こしたり、スパッタあるいはプラズマエ
ッチング時のイオンによる衝撃で基板や素子領域がダメ
ージを受けるという問題があった。更にMBE装置の場合
には装置自体高価であって量産に向かないと言う問題も
あった。
再拡散を引き起こしたり、スパッタあるいはプラズマエ
ッチング時のイオンによる衝撃で基板や素子領域がダメ
ージを受けるという問題があった。更にMBE装置の場合
には装置自体高価であって量産に向かないと言う問題も
あった。
本発明は、非結晶シリコンや多結晶シリコンを堆積する
に先立って、還元性の雰囲気中でエキシマレーザ等によ
り半導体基板に短波長のエネルギー線のパルスを照射す
ることにより、低温で他の領域にダメージを与えること
なく、簡単に基板表面の自然酸化膜を取り除くようにし
たものである。
に先立って、還元性の雰囲気中でエキシマレーザ等によ
り半導体基板に短波長のエネルギー線のパルスを照射す
ることにより、低温で他の領域にダメージを与えること
なく、簡単に基板表面の自然酸化膜を取り除くようにし
たものである。
半導体基板に短波長のエネルギー線のパルスが照射され
ると、基板表面の自然酸化膜のみが瞬時に加熱され、他
の領域に熱的な影響を与えることなく自然酸化膜が除去
される。
ると、基板表面の自然酸化膜のみが瞬時に加熱され、他
の領域に熱的な影響を与えることなく自然酸化膜が除去
される。
以下、図面を参照して本発明の実施例について説明す
る。
る。
第１図は本発明の概念を示す。第１図Ａに示すように、
単結晶シリコン基板（１）上に絶縁膜（２）に開口部を
設けた試料を洗浄した後には、開口部表面に10Å程度の
薄い自然酸化膜（３）がついた状態になる。次に試料を
CVD装置等、これから非結晶又は多結晶シリコンを堆積
させようとする装置内に導入し、数百Torrの水素雰囲気
にさらす。
単結晶シリコン基板（１）上に絶縁膜（２）に開口部を
設けた試料を洗浄した後には、開口部表面に10Å程度の
薄い自然酸化膜（３）がついた状態になる。次に試料を
CVD装置等、これから非結晶又は多結晶シリコンを堆積
させようとする装置内に導入し、数百Torrの水素雰囲気
にさらす。
次に水素雰囲気中で基板（１）表面に、短波長（λ＜33
0nm）かつ短時間（τ＜10-6sec）の均一なエネルギー分
布をもつ光ビームパルス（４）を照射する。このようす
ると開口部のごく表面付近（＜1000Å）の部分のみが加
熱され、自然酸化膜（３）は下地のシリコンを損傷する
ことなく除去される。
0nm）かつ短時間（τ＜10-6sec）の均一なエネルギー分
布をもつ光ビームパルス（４）を照射する。このようす
ると開口部のごく表面付近（＜1000Å）の部分のみが加
熱され、自然酸化膜（３）は下地のシリコンを損傷する
ことなく除去される。
続いて基板（１）上に非結晶又は多結晶シリコン膜
（５）を同装置内で堆積させる（＜650℃）。必要に応
じてSi+イオンを注入してアモルファス化処理を行う
（第１図Ｂ）。
（５）を同装置内で堆積させる（＜650℃）。必要に応
じてSi+イオンを注入してアモルファス化処理を行う
（第１図Ｂ）。
その後、炉加熱やレーザ光照射によりアニーリング（＜
650℃）すると開口部から固相エピタキシーが進行し、
非結晶又は多結晶シリコン膜（５）全体が単結晶化して
単結晶層（６）が得られる。（第１図Ｃ）。
650℃）すると開口部から固相エピタキシーが進行し、
非結晶又は多結晶シリコン膜（５）全体が単結晶化して
単結晶層（６）が得られる。（第１図Ｃ）。
第２図は本発明の方法を三次元回路素子の製造に応用し
た実施例である。この例ではMOSトランジスタで回路を
構成したが、他にバイポーラトランジスタ等によるバリ
エイションも考えられる。
た実施例である。この例ではMOSトランジスタで回路を
構成したが、他にバイポーラトランジスタ等によるバリ
エイションも考えられる。
まず、第２図Ａのように、シリコン基板（１）上に通常
の方法で第１のMOSトランジスタ（７）を設けた後、フ
ィールド酸化膜（２）の適当な箇所に開口（８）を形成
する。続いて第２図Ｂのように、基板表面全面に層間絶
縁膜となる厚い絶縁膜（９）を設ける。この絶縁膜
（９）は表面の凹凸を補正し、表面を平坦化して上部層
の形成に備える機能も有している。
の方法で第１のMOSトランジスタ（７）を設けた後、フ
ィールド酸化膜（２）の適当な箇所に開口（８）を形成
する。続いて第２図Ｂのように、基板表面全面に層間絶
縁膜となる厚い絶縁膜（９）を設ける。この絶縁膜
（９）は表面の凹凸を補正し、表面を平坦化して上部層
の形成に備える機能も有している。
次に先に設けた開口（８）上の絶縁膜を除去し、基板面
を露出させる。洗浄処理を施した後は、第１図Ｂと同
様、開口（８）の表面は自然酸化膜（３）で覆われた状
態となる（第２図Ｃ）。
を露出させる。洗浄処理を施した後は、第１図Ｂと同
様、開口（８）の表面は自然酸化膜（３）で覆われた状
態となる（第２図Ｃ）。
ここで先の例と同様の条件下で短波長の光ビームパルス
（４）を照射し、自然酸化膜（３）を除去する。続いて
非結晶又は多結晶シリコン層（５）を堆積させ（第２図
Ｄ）、低温アニーリングを施せば、固相エピタキシーが
進行して単結晶の上層（６）が得られる（第２図Ｅ）。
（４）を照射し、自然酸化膜（３）を除去する。続いて
非結晶又は多結晶シリコン層（５）を堆積させ（第２図
Ｄ）、低温アニーリングを施せば、固相エピタキシーが
進行して単結晶の上層（６）が得られる（第２図Ｅ）。
この後通常の方法を用いて上層（６）に第２のMOSトラ
ンジスタ（10）を形成すると、二重構造の三次元回路素
子を構成することができる（第２図Ｆ）。
ンジスタ（10）を形成すると、二重構造の三次元回路素
子を構成することができる（第２図Ｆ）。
上述のごとく、本発明によれば、還元性雰囲気中で短波
長のパルス光を照射することにより、下地層にダメージ
を与えることなく、低温（＜600℃）で効果的に開口部
の自然酸化膜を除去することができる。この方法を用い
ると、基板や下地層の素子領域への影響が最小限に抑え
られるため、素子の形成された半導体層を積層するプロ
セスが必要な三次元回路素子の製造に好適である。更に
装置自体も従来のCVD装置などの通常使われている装置
にエネルギー線を導入するための窓を設けるだけで良
く、むずかしい作業を必要としないので、従来装置との
インターフェースが容易であるという利点もある。
長のパルス光を照射することにより、下地層にダメージ
を与えることなく、低温（＜600℃）で効果的に開口部
の自然酸化膜を除去することができる。この方法を用い
ると、基板や下地層の素子領域への影響が最小限に抑え
られるため、素子の形成された半導体層を積層するプロ
セスが必要な三次元回路素子の製造に好適である。更に
装置自体も従来のCVD装置などの通常使われている装置
にエネルギー線を導入するための窓を設けるだけで良
く、むずかしい作業を必要としないので、従来装置との
インターフェースが容易であるという利点もある。
【図面の簡単な説明】 第１図Ａ〜Ｃは本発明の方法の概念を示す断面図、第２
図Ａ〜Ｆは本発明の方法による三次元回路素子の製造の
実施例を示す工程準の断面図である。 （１）はシリコン基板、（２）はフィールド酸化膜、
（３）は自然酸化膜、（４）はエネルギービーム、
（５）はポリシリコン層、（６）は単結晶層、（７）は
第1MOSトランジスタ、（８）は開口部、（９）は層間絶
縁膜、（10）は第２のMOSトランジスタ、（11）はフィ
ールド酸化膜。
図Ａ〜Ｆは本発明の方法による三次元回路素子の製造の
実施例を示す工程準の断面図である。 （１）はシリコン基板、（２）はフィールド酸化膜、
（３）は自然酸化膜、（４）はエネルギービーム、
（５）はポリシリコン層、（６）は単結晶層、（７）は
第1MOSトランジスタ、（８）は開口部、（９）は層間絶
縁膜、（10）は第２のMOSトランジスタ、（11）はフィ
ールド酸化膜。
Claims (1)
- 【請求項１】半導体基板上に形成した半導体素子と上記
半導体基板上を覆って形成された絶縁層の上記半導体基
板上に形成された開口部を介して、上記絶縁層上に半導
体層を形成する半導体装置の製造方法において、上記開
口部を形成した後、非結晶又は多結晶半導体を堆積させ
ようとする装置内に導入し、上記開口部を露出した上記
半導体基板表面に減圧還元性雰囲気中で短波長のエネル
ギー線のパルスを照射して上記半導体基板表面をエッチ
ングし、続いて650℃以下で非結晶又は多結晶半導体を
堆積するようにしたことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034722A JPH0799742B2 (ja) | 1986-02-19 | 1986-02-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034722A JPH0799742B2 (ja) | 1986-02-19 | 1986-02-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62193128A JPS62193128A (ja) | 1987-08-25 |
| JPH0799742B2 true JPH0799742B2 (ja) | 1995-10-25 |
Family
ID=12422217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61034722A Expired - Lifetime JPH0799742B2 (ja) | 1986-02-19 | 1986-02-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799742B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0810669B2 (ja) * | 1986-04-11 | 1996-01-31 | 日本電気株式会社 | Ｓｏｉ膜の形成方法 |
| JPH0682643B2 (ja) * | 1987-03-13 | 1994-10-19 | 科学技術庁長官官房会計課長 | 表面処理方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6016416A (ja) * | 1983-07-08 | 1985-01-28 | Hitachi Ltd | 気相成長装置 |
| JPS6085515A (ja) * | 1983-10-17 | 1985-05-15 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1986
- 1986-02-19 JP JP61034722A patent/JPH0799742B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62193128A (ja) | 1987-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0582442A (ja) | 多結晶半導体薄膜の製造方法 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0115134B2 (ja) | ||
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04340724A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62193128A (ja) | 半導体装置の製造方法 | |
| JPS628007B2 (ja) | ||
| JP2718074B2 (ja) | 薄膜半導体層の形成方法 | |
| JPS643046B2 (ja) | ||
| JPS6342417B2 (ja) | ||
| JPS5853824A (ja) | 半導体装置の製造方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS62239520A (ja) | Ｓｏｉ膜の形成方法 | |
| JP3296304B2 (ja) | 半導体装置の製造方法 | |
| JP2718450B2 (ja) | 半導体装置の製造方法 | |
| JPS6185815A (ja) | 多結晶シリコン膜の形成方法 | |
| JPS621269B2 (ja) | ||
| JPS5893223A (ja) | 半導体装置の製造方法 | |
| JP2981777B2 (ja) | 半導体基板の製造方法 | |
| JPS63117420A (ja) | シリサイド層の形成方法 | |
| JP3101740B2 (ja) | 半導体基板の製造方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JP2906491B2 (ja) | 半導体装置の製造方法 | |
| JP2730905B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |