JPS6351370B2 - - Google Patents

Info

Publication number
JPS6351370B2
JPS6351370B2 JP56152680A JP15268081A JPS6351370B2 JP S6351370 B2 JPS6351370 B2 JP S6351370B2 JP 56152680 A JP56152680 A JP 56152680A JP 15268081 A JP15268081 A JP 15268081A JP S6351370 B2 JPS6351370 B2 JP S6351370B2
Authority
JP
Japan
Prior art keywords
single crystal
oxide film
silicon layer
polycrystalline silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56152680A
Other languages
English (en)
Other versions
JPS5853823A (ja
Inventor
Seiichiro Kawamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56152680A priority Critical patent/JPS5853823A/ja
Publication of JPS5853823A publication Critical patent/JPS5853823A/ja
Publication of JPS6351370B2 publication Critical patent/JPS6351370B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3814—Continuous wave laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam

Landscapes

  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に係り、特に半
導体基板の一部に形成した絶縁膜と半導体基板上
に多結晶膜を形成し、該多結晶膜をレーザアニー
ルして単結晶化する方法に関する。
従来、多結晶をCVD法（Chemical Vapor
Deposition）法によつて基板上に形成し、レーザ
アニールによつて単結晶領域を形成したり、真空
蒸着によつて単結晶シリコン基板上に形成した非
晶質シリコン層にパルスレーザーを照射し、非晶
質膜を単結晶化している。
上述の如きレーザアニールに於て、第１図に示
すように半導体基板１として単結晶シリコン基板
上に絶縁膜即ち熱酸化膜（SiO2）２が形成され、
これら単結晶シリコン基板（Single−Si）及び熱
酸化膜２上にCVD法により0.2〜0.6μｍ厚程度の
多結晶シリコン層３（Poly−Si）を形成し、CW
レーザ４等を照射し、矢印ａ方向にレーザを走査
することで多結晶シリコン層３を溶融して単結晶
化がなされる。
上述の様なレーザアニール技術で多結晶シリコ
ン層３を単結晶化する場合に、酸化膜２上の多結
晶シリコン層３ａと単結晶シリコン基板１上の多
結晶シリコン層３ｂをレーザアニールにより溶融
する時に溶融に要するレーザエネルギーが異な
り、単結晶シリコン基板１上の多結晶シリコン層
３ｂを溶融する方が酸化膜２上の多結晶シリコン
層３ｂを溶融するより多くのエネルギーを必要と
する。
これは、酸化膜２の熱伝導率が、0.014W／cm，
degであるのに対し単結晶シリコン基板１の熱伝
導率が1.5W／cm，degと約２桁の差があることに
起因するものと考えられる。
即ち、単結晶シリコン基板１の熱伝導率が大き
いためにレーザエネルギーがより多く逃げるため
である。
上述の如く照射するレーザエネルギーが異るこ
とにより次の如き弊害が生ずる。
即ち、酸化膜２上の多結晶シリコン層３ａが充
分に溶融するようなレーザエネルギーを照射する
と単結晶シリコン基板１上の多結晶シリコン層３
ｂを溶融させることが出来ず、一方単結晶シリコ
ン基板１上の多結晶シリコン層３ｂを充分に溶融
させるレーザエネルギーを照射すると酸化膜２上
の多結晶シリコン層３ａにとつてはパワーが強す
ぎてはがれの生ずる原因となる。
いずれにしても、この様な半導体装置の基板で
レーザアニールを例えば、ａ方向走査すると単結
晶シリコン基板１と酸化膜２の境界付近で吸収エ
ネルギーのミスマツチングが起つて単結晶シリコ
ン基板１からの単結晶化が困難となる欠点を有す
る。
本発明は上述の如き欠点を除いた半導体装置の
レーザアニーリングを提供するものであり、本発
明の特徴とするところは、多結晶シリコン層３上
に厚さの異なるキヤツプをかぶせ単結晶シリコン
基板１と酸化膜２上の多結晶シリコン層が常に同
じ吸収エネルギーを吸収する様にし、境界のミス
マツチング現象を避けることで半導体基板上の多
結晶シリコン層をレーザアニーリングにより単結
晶化するものである。
以下、本発明の実施例を図面を参照して説明す
る。
第２図は本発明を得る過程を説明する為の半導
体基板の断面図を示すものであり、単結晶シリコ
ン基板１上に5000〜6000Åの酸化膜２を形成し、
その上に4000Åの多結晶シリコン層３上にCVD
法又は熱酸化によつてSiO2即ち第２の酸化膜５
を1μｍの厚みでキヤツプとして堆積させたもの
に、CW−Arレーザ４を照射して酸化膜２上の多
結晶シリコン３ａを溶融させて単結晶化させると
きのレーザパワーは10W（10cm／s500℃・60μφ）
である。
これに対して単結晶シリコン基板１上の多結晶
シリコン層３ｂを溶融させて単結晶化させるとき
のレーザパワーは14W（同一条件）であつた。
これらを考慮するとレーザパワーに４割の差が
あるので、この差をなくす為の上記第２の酸化膜
５の厚みをコントロールすることでエネルギー吸
収率をコントロールすることが出来る。
即ち、第３図に示す線に酸化膜２上の多結晶シ
リコン層３ａ上に1μｍの第２の酸化膜５ａを好
ましくはCVD法により厚みt1がコントロール出
来る様に形成し、同じく単結晶シリコン基板３上
の多結晶シリコン層３ｂの上にCVD法で形成す
る第２の酸化膜５ｂの厚みt2を約9000Åと成るよ
うにする。
この様な厚みにすると上記1μｍの厚みの第２
の酸化膜（SiO2）３ａでは反射率が38％、吸収
率が62％となり、9000Åの厚みの第２の酸化膜３
ｂでは反射率が13％吸収率87％となり、単結晶シ
リコン基板１上の多結晶シリコン３ｂの上の第２
の酸化膜５ｂには、酸化膜２上の多結晶シリコン
層３ｂの上の第２の酸化膜５ａに比べて40％多く
のレーザエネルギーを吸収するようになる。
一般に第２の酸化膜５ａ，５ｂの厚さを横軸に
縦軸に反射率をとると、それらの関係は第４図に
示す如く周期函数となるので上述したように反射
率の差が40％になるような第２の酸化膜の選択方
法は複数個所あり、本発明ではこれらのどの点を
選択してもよいが、好ましくは第２の酸化膜５ａ
の反射率をSiO2の最高の38％の反射率に選択し、
それから40％反射率の少ない第２の酸化膜５ｂ点
を選択すればよい。
本発明は上述の如く第２の酸化膜の反射率に着
目したので冒頭に述べた単結晶シリコン基板と酸
化膜上に形成した多結晶シリコン層をレーザアニ
ールする際にレーザ照射エネルギーを一様にして
インターバルエピタキシヤル成長を行うことが出
来て境界のミスマツチを防止し得るものである。
【図面の簡単な説明】
第１図は従来の半導体装置基板の側断面図、第
２図は本発明の半導体装置基板の発明原理を導く
ための側断面図、第３図は本発明の半導体装置基
板の一部を断面とする側断面図、第４図は本発明
の説明に供する反射率と酸化膜の厚みの関係を示
す線図である。 １……単結晶シリコン基板、２……酸化膜、３
……多結晶シリコン層、４……レーザ光、５……
第２の酸化膜。

Claims (1)

  1. 【特許請求の範囲】 １ 単結晶半導体基板上の一部に第１の絶縁膜を
    形成し、該単結晶半導体基板と該第１の絶縁膜上
    に非単結晶半導体層を形成し、エネルギー線を照
    射して該非単結晶半導体層を単結晶化する半導体
    装置の製造方法に於て、該第１の絶縁膜上に形成
    した多結晶半導体層と、単結晶半導体基板上に形
    成した多結晶半導体層上に互いに反射率を異にす
    る第２の絶縁膜を形成してエネルギー線を照射す
    ることを特徴とする半導体装置の製造方法。 ２ 前記第２の絶縁膜の反射率の差を略40％とす
    ることを特徴とする特許請求の範囲第１項記載の
    半導体装置の製造方法。
JP56152680A 1981-09-26 1981-09-26 半導体装置の製造方法 Granted JPS5853823A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56152680A JPS5853823A (ja) 1981-09-26 1981-09-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56152680A JPS5853823A (ja) 1981-09-26 1981-09-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5853823A JPS5853823A (ja) 1983-03-30
JPS6351370B2 true JPS6351370B2 (ja) 1988-10-13

Family

ID=15545760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56152680A Granted JPS5853823A (ja) 1981-09-26 1981-09-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5853823A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611035B2 (ja) * 1983-04-15 1994-02-09 ソニー株式会社 薄膜の加熱方法
JPS63215035A (ja) * 1987-03-04 1988-09-07 Agency Of Ind Science & Technol 再結晶化処理用保護膜
JPS6423521A (en) * 1987-07-20 1989-01-26 Agency Ind Science Techn Protective film for recrystallization treatment

Also Published As

Publication number Publication date
JPS5853823A (ja) 1983-03-30

Similar Documents

Publication Publication Date Title
US4323417A (en) Method of producing monocrystal on insulator
USRE33096E (en) Semiconductor substrate
US4599133A (en) Method of producing single-crystal silicon film
JPH0343769B2 (ja)
JPS6351370B2 (ja)
JPH027415A (ja) Ｓｏｉ薄膜形成方法
JPS6119116A (ja) 半導体装置の製造方法
JP2817613B2 (ja) 結晶シリコン膜の形成方法
JPS5853824A (ja) 半導体装置の製造方法
JP2929660B2 (ja) 半導体装置の製造方法
JPH0442358B2 (ja)
JPH02177534A (ja) 半導体装置の製造方法
JPH024559B2 (ja)
JP2993107B2 (ja) 半導体薄膜の製造方法
JPS6185815A (ja) 多結晶シリコン膜の形成方法
JPS61185917A (ja) 半導体装置の製造方法
JP2532252B2 (ja) Ｓｏｉ基板の製造方法
JPH0746683B2 (ja) 半導体装置の製造方法
JPS59158515A (ja) 半導体装置の製造方法
JPS6038809A (ja) 半導体装置の製造方法
JPS6126598A (ja) ゲルマニウム薄膜結晶の製造方法
JPS6347255B2 (ja)
JPH03116923A (ja) 半導体薄膜の製造方法
JPH01123410A (ja) 化合物半導体基板及びその製造方法
JPH0523492B2 (ja)