JPS5853867A - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JPS5853867A JPS5853867A JP56152610A JP15261081A JPS5853867A JP S5853867 A JPS5853867 A JP S5853867A JP 56152610 A JP56152610 A JP 56152610A JP 15261081 A JP15261081 A JP 15261081A JP S5853867 A JPS5853867 A JP S5853867A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- light sensitive
- junction
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、１〔μ寓〕帯の波長を有する光を使用して通
信を行なうのに好適なＩｎＰ ／Ｉｎ ＧａＡｚＰ系の
受光素子に関する。
信を行なうのに好適なＩｎＰ ／Ｉｎ ＧａＡｚＰ系の
受光素子に関する。
一般に、アバランシ・フォト・ダイオード（ＡＰＤ）は
、ｐ−ｎ８合にブレイク・ダウン近くの逆バイアスを印
加し、光に依って生じたキャリヤをなだれ増倍させるよ
うにしている。ＩｎＰ／Ｉ％ＧａＡｚＰ （若しくはＩ
％ＧａＡｚ ）系ＡＰＩ）においては、受光用ｐ−ｎ接
合に逆バイアスを印加し大ときに生じる漏れ電流を小さ
くするために、ｐ−’ｎ接合をＩルＧａＡａＰ （若し
くはＩｎＧａＡｚ）光吸収層上に成長したＩｎＰウィン
ド層内に形成するのが普通ｆある。即ち、ｐ−ｎ接合か
らの空乏層を光吸収層内へ十分拡げて所要の受光波長に
対する感度を得る一方で、ｐ−ｎ接合逆バイアス特性は
１％２層で定める訳である。
、ｐ−ｎ８合にブレイク・ダウン近くの逆バイアスを印
加し、光に依って生じたキャリヤをなだれ増倍させるよ
うにしている。ＩｎＰ／Ｉ％ＧａＡｚＰ （若しくはＩ
％ＧａＡｚ ）系ＡＰＩ）においては、受光用ｐ−ｎ接
合に逆バイアスを印加し大ときに生じる漏れ電流を小さ
くするために、ｐ−’ｎ接合をＩルＧａＡａＰ （若し
くはＩｎＧａＡｚ）光吸収層上に成長したＩｎＰウィン
ド層内に形成するのが普通ｆある。即ち、ｐ−ｎ接合か
らの空乏層を光吸収層内へ十分拡げて所要の受光波長に
対する感度を得る一方で、ｐ−ｎ接合逆バイアス特性は
１％２層で定める訳である。
このよりなＡＰＤでは１通常ＩＭＦ基板上の光吸収層上
のｓ ｉｌ ＩｎＰ層内ｆｌｃｐＷｉ不純物拡散領域を
形成して前記ｐ−５ｌａ合を得ている。そして、ブレイ
ク・ダウンはｐ−％接合の中央部分で生じることが望ま
しいのであるが、電界集中の関係でｐ−ｎ接合の周辺部
分で生じ易いことが知られている。
のｓ ｉｌ ＩｎＰ層内ｆｌｃｐＷｉ不純物拡散領域を
形成して前記ｐ−５ｌａ合を得ている。そして、ブレイ
ク・ダウンはｐ−％接合の中央部分で生じることが望ま
しいのであるが、電界集中の関係でｐ−ｎ接合の周辺部
分で生じ易いことが知られている。
そこで、従来、ｐ−偲接合周辺部分の耐圧を高める為に
ガード・リングを設けることが行なわれ、種々の構造の
ものが提案されている。次に、その若干を例示して説明
する。
ガード・リングを設けることが行なわれ、種々の構造の
ものが提案されている。次に、その若干を例示して説明
する。
第１図に於いて、１は舊−型Ｉ％Ｐウィンド層、２は％
型領域、３はｐ中型領域であって、領域２と領域５は二
重イオン注入に依って形成する。
型領域、３はｐ中型領域であって、領域２と領域５は二
重イオン注入に依って形成する。
第２図に於いて、４はｎ−型Ｉ−ウィンド層、５は外型
Ｉ％Ｐ半導体層、６はｐ＋型不純物拡散領域であって、
基板４上に半導体層５を形成してからその半導体層５を
メサ状にエツチングし、その後でｐ型不純物の拡散を行
なう。
Ｉ％Ｐ半導体層、６はｐ＋型不純物拡散領域であって、
基板４上に半導体層５を形成してからその半導体層５を
メサ状にエツチングし、その後でｐ型不純物の拡散を行
なう。
これ等両従来例とも、中央部分ではｐ”−５−ｓ−の構
成になっているのでなだれ増倍を起し易く、そして、周
辺部分ではｐ＋−「の構成になっているのでブレイク・
ダウンを起し難いものであ−る。
成になっているのでなだれ増倍を起し易く、そして、周
辺部分ではｐ＋−「の構成になっているのでブレイク・
ダウンを起し難いものであ−る。
しかしながら、第１図従来例では、通常、詔型領域２を
形成するのにシリコン（Ｓｉ）をイオン注入しているが
、シリコンは原子量が大である為、受光部のしかも高電
界が加わる領域に多数の注入ダメージが残シ、特性に悪
影響を及はす可能性が大である。また、第２図従来例で
は、パッシベーションを行なって素子安定化をすること
が困難でおる。
形成するのにシリコン（Ｓｉ）をイオン注入しているが
、シリコンは原子量が大である為、受光部のしかも高電
界が加わる領域に多数の注入ダメージが残シ、特性に悪
影響を及はす可能性が大である。また、第２図従来例で
は、パッシベーションを行なって素子安定化をすること
が困難でおる。
また、前記各従来例とは逆の発想で、第３図に見られる
ように、基板側のＩ％Ｐウィンド層７を外型とし、その
上に「型Ｉ％Ｐ半導体層８を形成し、その半導体層８に
ｐ型不純物拡散領域９を基板側１％１層７との界面に近
接させるか届くように形成したものも知られている。
ように、基板側のＩ％Ｐウィンド層７を外型とし、その
上に「型Ｉ％Ｐ半導体層８を形成し、その半導体層８に
ｐ型不純物拡散領域９を基板側１％１層７との界面に近
接させるか届くように形成したものも知られている。
この従来例では、領域９を形成するのにはカドミウム（
ｃｄ）を拡散するのであるが、この場合、５−型半導体
層８が成る程度以上の厚さ、例えば２〜５〔μｍ３以上
でないと周辺部分での接合の曲率に基因する耐圧の低下
が大となシ、周辺部においてブレイク・ダウンしてしま
う。
ｃｄ）を拡散するのであるが、この場合、５−型半導体
層８が成る程度以上の厚さ、例えば２〜５〔μｍ３以上
でないと周辺部分での接合の曲率に基因する耐圧の低下
が大となシ、周辺部においてブレイク・ダウンしてしま
う。
ＩｎＰＡｌｉＪ元化合物系ＡＰＤの増倍領域を形成する
為に第３図に示した構造をＩ％Ｐのウィンド層内に形成
する場合、四元化合物半導体層上のエピタキシャル成長
Ｉ％Ｐ半導体層の厚さは４〜５〔μ罵〕程度必要となる
。現在のＬＰＩＩ （Ｌｉｑ＃Ｌｉｔｌ Ｐｈａｚａ
Ｅｐｉｔｇｚｙ）法では、四元化合物半導体層上に１％
２層を３〔μ寓〕以上成長させるとずスフイツト転位が
発生し易いので、この面からエピタキシャル成長層の厚
さを大にすることについては制限を受け、従って、前記
構造でガード・リング効果を得るのは困難である。
為に第３図に示した構造をＩ％Ｐのウィンド層内に形成
する場合、四元化合物半導体層上のエピタキシャル成長
Ｉ％Ｐ半導体層の厚さは４〜５〔μ罵〕程度必要となる
。現在のＬＰＩＩ （Ｌｉｑ＃Ｌｉｔｌ Ｐｈａｚａ
Ｅｐｉｔｇｚｙ）法では、四元化合物半導体層上に１％
２層を３〔μ寓〕以上成長させるとずスフイツト転位が
発生し易いので、この面からエピタキシャル成長層の厚
さを大にすることについては制限を受け、従って、前記
構造でガード・リング効果を得るのは困難である。
本発明は、ｐ−謡接合を単純な選択拡散で形成した場合
に周辺部分で起ｐ易い電界集中を緩和するためのガード
・リングを形成した受光素子であって、結晶がダメージ
を受けたシ、層厚が制限を受けたシすることのない、特
性良好なものを提供できるようにする。以下これを詳細
に観明する。
に周辺部分で起ｐ易い電界集中を緩和するためのガード
・リングを形成した受光素子であって、結晶がダメージ
を受けたシ、層厚が制限を受けたシすることのない、特
性良好なものを提供できるようにする。以下これを詳細
に観明する。
第４図は本発明一実施例の要部断面図である。
図に於いて、１１はＩ昏Ｐ／Ｉ％ＧａＡａＰ （若しく
はＩｎＧａ＋Ａｚ）基板でラシ、実際には５＋型１ｎＰ
基根上にｎ型１ｎＧａＡｚＰ （若しくはＩｎＧｍＡｉ
ｐ ）光吸収層をエピタキシャル成長させたものである
が、本発明の目的とするガードリング効果には関与しな
いので、図では省略しである。 １２は外型Ｉｎ１層、
１６は「型１ｎＰ層、１５はｐｍガード・リング領域、
１７はｐ中型不純物拡散領域（受光領域）、１８は絶縁
膜、１９はｐ側電極、２０は％側電極をそれぞれ示して
いる。
はＩｎＧａ＋Ａｚ）基板でラシ、実際には５＋型１ｎＰ
基根上にｎ型１ｎＧａＡｚＰ （若しくはＩｎＧｍＡｉ
ｐ ）光吸収層をエピタキシャル成長させたものである
が、本発明の目的とするガードリング効果には関与しな
いので、図では省略しである。 １２は外型Ｉｎ１層、
１６は「型１ｎＰ層、１５はｐｍガード・リング領域、
１７はｐ中型不純物拡散領域（受光領域）、１８は絶縁
膜、１９はｐ側電極、２０は％側電極をそれぞれ示して
いる。
本実施例に於けるガード・リング領域１５は、ベリリウ
ム（Ｂ−）をイオン注入することに依って形成する。
ム（Ｂ−）をイオン注入することに依って形成する。
本発明者の実験に依れけ、爲型ＩｍＰ中にベリリウムを
イオン注入することに依って形成されｆｃｐ・詔接合は
、第５図に曲線１Ｂ、Ｃとして表わしであるように傾斜
形接合になる。
イオン注入することに依って形成されｆｃｐ・詔接合は
、第５図に曲線１Ｂ、Ｃとして表わしであるように傾斜
形接合になる。
第５図では、縦軸に不純物濃度、横軸に表面からの深さ
をそれぞれ採夛、 Ａは、 注入エネルギ： １＜ＯＣｘｇｒ〕 ドーズ量： ｓ、ｏｘ １０”（ｅ講−２〕アニ一ル温
度＝７５０〔℃〕 アニール時間＝２０〔分〕 アニール雰囲気二Ｎ諺 活性化率：６Ｏ（−） ｘｊ ： ２．４（μ稈ｉ〕 Ｂは、 ドーズ量： ５．２ Ｘ １０”ＣＩＩＪＩＢ−”：］
アニール温度： ７００［’Ｃ） ｘｊ ： ２．２［ｐ貢１〕 その他：Ａと同じ Ｃは、 ドーズ量： ９．６ Ｘ １０” （＃＋＠−”）アニ
ール温度： ６５０１：ｔｌ：） Ｘｊ ： ２．１（μり その他二Ａと同じ の条件で得たものである。また、ＬＳＳで指示した曲線
はＬＳＳ理論で計算した不純物分布を表わしている。
をそれぞれ採夛、 Ａは、 注入エネルギ： １＜ＯＣｘｇｒ〕 ドーズ量： ｓ、ｏｘ １０”（ｅ講−２〕アニ一ル温
度＝７５０〔℃〕 アニール時間＝２０〔分〕 アニール雰囲気二Ｎ諺 活性化率：６Ｏ（−） ｘｊ ： ２．４（μ稈ｉ〕 Ｂは、 ドーズ量： ５．２ Ｘ １０”ＣＩＩＪＩＢ−”：］
アニール温度： ７００［’Ｃ） ｘｊ ： ２．２［ｐ貢１〕 その他：Ａと同じ Ｃは、 ドーズ量： ９．６ Ｘ １０” （＃＋＠−”）アニ
ール温度： ６５０１：ｔｌ：） Ｘｊ ： ２．１（μり その他二Ａと同じ の条件で得たものである。また、ＬＳＳで指示した曲線
はＬＳＳ理論で計算した不純物分布を表わしている。
この第５図から明らかであるが、ｎ−１％Ｐの中にベリ
リウムをイオン注入してアニールすると、理論上の分布
からかなシ移動することが判る−０さて、ｎ−１％Ｐの
中にカドミウムを熱拡散した場合の不純物濃度プロファ
イルはベリリウムの場合と全く異なシ、第６図に見られ
るように階段形接合に近いものとなる。
リウムをイオン注入してアニールすると、理論上の分布
からかなシ移動することが判る−０さて、ｎ−１％Ｐの
中にカドミウムを熱拡散した場合の不純物濃度プロファ
イルはベリリウムの場合と全く異なシ、第６図に見られ
るように階段形接合に近いものとなる。
第６図に見られるデータは、カドミウム・燐（ＣｔｌＰ
ｌ）を拡散源として閉管法によって熱拡散を５５０℃、
５時間行った場合におゆるカドミウムの濃度プロファイ
ルを表わしている。
ｌ）を拡散源として閉管法によって熱拡散を５５０℃、
５時間行った場合におゆるカドミウムの濃度プロファイ
ルを表わしている。
一般に、傾斜形接合と階段形接合の場合とではｐ型領域
への空乏層の広がシの差に依ってブレイク・ダウン電圧
Ｖ、にも差を生ずる。従って、ＶＩＩが大でおる傾斜形
の接合でガード・リングを形成すれば周辺部分のブレイ
ク・ダウンを防ぐことができる。
への空乏層の広がシの差に依ってブレイク・ダウン電圧
Ｖ、にも差を生ずる。従って、ＶＩＩが大でおる傾斜形
の接合でガード・リングを形成すれば周辺部分のブレイ
ク・ダウンを防ぐことができる。
ところで、イオン注入で不純物領域を形成した場合、横
方向の接合は、イオン注入方向のような傾斜形接合には
ならず、むしろ階段形に近いものであると考えられる。
方向の接合は、イオン注入方向のような傾斜形接合には
ならず、むしろ階段形に近いものであると考えられる。
従って横方向の耐圧が小さくなシ更に接合の曲シの効果
も加わるので受光領域との耐圧差を得ることが困難であ
る。本発明では、この点の問題を解消する為、％−ｆＪ
Ｉｄ’層１３を設けることに依シ、横方向の耐圧差を
不純物濃度差で生成させているものである。
も加わるので受光領域との耐圧差を得ることが困難であ
る。本発明では、この点の問題を解消する為、％−ｆＪ
Ｉｄ’層１３を設けることに依シ、横方向の耐圧差を
不純物濃度差で生成させているものである。
次に、第７図乃至第１１図を参照しつつ第４図実施例を
製造する場合について説明する。
製造する場合について説明する。
第７図参照
（１） ％＋型ｈゲＩｗ＆ＧｍＡａＰ （・若しくは
Ｉｎｌ；ａＡｚ ）基板１１上に液相エピタキシャル成
長法にてｓ ！Ｉ！ｌ ＩＳＰ層１２、詐″″ＷＩ％Ｐ
層１６をそれぞれ厚さ１〔μ旭〕、２〔μｌ〕程度に成
長させる。伺、この場合、ｓ＝Ｉ Ｘ ＩＱ” 〔ｅ＋
ｓ−’）、％″″＝１〜５ Ｘ １０” 〔ｅｗｒ″″
１〕である。これらのエピタキシャル成長層はバッファ
層や光吸収層と共に全てを連続成長させるのが実際的で
ある。
Ｉｎｌ；ａＡｚ ）基板１１上に液相エピタキシャル成
長法にてｓ ！Ｉ！ｌ ＩＳＰ層１２、詐″″ＷＩ％Ｐ
層１６をそれぞれ厚さ１〔μ旭〕、２〔μｌ〕程度に成
長させる。伺、この場合、ｓ＝Ｉ Ｘ ＩＱ” 〔ｅ＋
ｓ−’）、％″″＝１〜５ Ｘ １０” 〔ｅｗｒ″″
１〕である。これらのエピタキシャル成長層はバッファ
層や光吸収層と共に全てを連続成長させるのが実際的で
ある。
第８図参照
（２） スパッタ法に依シ二酸化シリコン膜１４を厚さ
例えば５０００ （：、２）程度形成する。
例えば５０００ （：、２）程度形成する。
（３） フォト・レジスト膜１４′を厚さ例えば２〔
μｍ〕程度に形成する。
μｍ〕程度に形成する。
（４）フォト・レジスト膜１４′及び二酸化シリコン膜
１４をパターニングしてガード・リング領域形成用窓１
４，４を設ける。
１４をパターニングしてガード・リング領域形成用窓１
４，４を設ける。
（５） フォト・レジスト膜１４′等をマスクとして
ベリリウムをイオン注入し、ｐ型ガード・リング領域１
５を形成する。この際の注入エネルギは１５０ 〔Ｋｇ
す、ドーズ量は１ ｘ １０” （ａｍ−”）である。
ベリリウムをイオン注入し、ｐ型ガード・リング領域１
５を形成する。この際の注入エネルギは１５０ 〔Ｋｇ
す、ドーズ量は１ ｘ １０” （ａｍ−”）である。
第９図参照
（６）フォト・レジスト膜１４′及び二酸化シリコン膜
１４を除去してから化学気相成長法にて燐硅酸ガラスの
キャップ層１６′を形成し、温度７５０〔℃〕で２０〔
分〕 のアニールを行なう。
１４を除去してから化学気相成長法にて燐硅酸ガラスの
キャップ層１６′を形成し、温度７５０〔℃〕で２０〔
分〕 のアニールを行なう。
第１０図参照
（７）燐硅酸ガラスのキャップ層１６′を除去してから
化学気相成長法にて窒化シリコン膜１６を形成し、それ
をパターニングしてから受光領域形成用窓１６Ａを形成
する。
化学気相成長法にて窒化シリコン膜１６を形成し、それ
をパターニングしてから受光領域形成用窓１６Ａを形成
する。
（８） カドミウムを熱拡散し、ｐ＋型型光光領域１
７形成する。このときの拡散条件は５５０［Ｃ］、１時
間である。
７形成する。このときの拡散条件は５５０［Ｃ］、１時
間である。
第１１図参照
（９） この稜窒化シリコン膜１６を除去してから、
通常の技法を適用して無反射コーティング或いはパッシ
ベーション用の絶縁ｌ［１８や電極を形成して第４図に
見られる受光素子を完成する。
通常の技法を適用して無反射コーティング或いはパッシ
ベーション用の絶縁ｌ［１８や電極を形成して第４図に
見られる受光素子を完成する。
以上の説明で判るように、本発明に依れば、ベリリウム
をＩ％Ｐ中にイオン注入すると注入方向に傾斜形接合が
得られること、また、横方向に対しては階段形接合にな
って耐圧が低下するが、これは欝−型Ｉ％Ｐ層を設ける
ことに依ル周辺部の耐圧を大きくすること等を利用し、
特性曳好なガード・リング構造を有する半導体受光素子
を得ることができ、骸素子はイオン注入に依る結晶損傷
が受光領域に残ることもなく、結晶層の厚さに制約を受
けることもないので、特性良好であるとともに設計・製
造が容易である。
をＩ％Ｐ中にイオン注入すると注入方向に傾斜形接合が
得られること、また、横方向に対しては階段形接合にな
って耐圧が低下するが、これは欝−型Ｉ％Ｐ層を設ける
ことに依ル周辺部の耐圧を大きくすること等を利用し、
特性曳好なガード・リング構造を有する半導体受光素子
を得ることができ、骸素子はイオン注入に依る結晶損傷
が受光領域に残ることもなく、結晶層の厚さに制約を受
けることもないので、特性良好であるとともに設計・製
造が容易である。
第１図乃至第３図は従来例の要部断面図、第４図は本発
明一実施例の要部断面図、第５図及び第６図は不純物濃
度分布を表わす線図、第７図乃至第１１図は第４図実施
例を製造する場合を説明する為の工程要所に於ける素子
の要部断面図である。 図に於いて、１１は基板、１２はｓＷ１％Ｐ層、１３は
ｎ″″型ＩｎＰ層、１５はガード・リング領域、１７は
受光領域、１８は絶縁膜である。 特許出願人 富士通株式会社 代理人 弁理士玉蟲久五部（外３名） 第５図 ０ ０．４ ０．８
＋、２ １．６！１面からの深さ Ｃｐ
ｍ） 第６図 １ｍ面からの深さ しｍｌ 第１０面 第１１ 図
明一実施例の要部断面図、第５図及び第６図は不純物濃
度分布を表わす線図、第７図乃至第１１図は第４図実施
例を製造する場合を説明する為の工程要所に於ける素子
の要部断面図である。 図に於いて、１１は基板、１２はｓＷ１％Ｐ層、１３は
ｎ″″型ＩｎＰ層、１５はガード・リング領域、１７は
受光領域、１８は絶縁膜である。 特許出願人 富士通株式会社 代理人 弁理士玉蟲久五部（外３名） 第５図 ０ ０．４ ０．８
＋、２ １．６！１面からの深さ Ｃｐ
ｍ） 第６図 １ｍ面からの深さ しｍｌ 第１０面 第１１ 図
Claims (1)
- 基板上に形成されたｎ型１ｎＧａＡａＰまたはＩｎＧａ
Ａｚ光吸収層、その上に形成された％ＷＩｆ＆Ｐ半導体
層、さらにその上に形成され九％−ｆＪＩ％Ｐ半導体層
、該「型１ｎＰ半導体層に形成されたｐ＋型型光光領域
囲むようにベリリウムをイオン注入して形成されたｐ型
ガード・リング領域を備えてなることを特徴とする半導
体受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152610A JPS5853867A (ja) | 1981-09-26 | 1981-09-26 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152610A JPS5853867A (ja) | 1981-09-26 | 1981-09-26 | 半導体受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5853867A true JPS5853867A (ja) | 1983-03-30 |
| JPS6244869B2 JPS6244869B2 (ja) | 1987-09-22 |
Family
ID=15544156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56152610A Granted JPS5853867A (ja) | 1981-09-26 | 1981-09-26 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853867A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4949144A (en) * | 1985-09-24 | 1990-08-14 | Kabushiki Kaisha Toshiba | Semiconductor photo-detector having a two-stepped impurity profile |
-
1981
- 1981-09-26 JP JP56152610A patent/JPS5853867A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4949144A (en) * | 1985-09-24 | 1990-08-14 | Kabushiki Kaisha Toshiba | Semiconductor photo-detector having a two-stepped impurity profile |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6244869B2 (ja) | 1987-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0043734B1 (en) | Avalanche photodiodes | |
| JPH02159775A (ja) | 半導体受光素子及びその製造方法 | |
| US5866936A (en) | Mesa-structure avalanche photodiode having a buried epitaxial junction | |
| EP0163295B1 (en) | A semiconductor photodetector and fabrication process for the same | |
| JPH03293780A (ja) | 半導体受光素子 | |
| US5001335A (en) | Semiconductor photodetector device and method of manufacturing the same | |
| EP0026629A2 (en) | Methods of manufacturing semiconductor devices, for example photodiodes, and devices so manufactured | |
| JP4401036B2 (ja) | フォトダイオードの製造方法 | |
| JPS6244869B2 (ja) | ||
| JPH02248081A (ja) | アバランシェフォトダイオード及びその製造方法 | |
| JPS58157177A (ja) | 半導体装置の製造方法 | |
| JP2798927B2 (ja) | 半導体受光装置及びその製造方法 | |
| JPS61144077A (ja) | 半導体受光素子の製造方法 | |
| JPS59106165A (ja) | 半導体受光装置の製造方法 | |
| JPH0241185B2 (ja) | ||
| JPS61144076A (ja) | 半導体受光素子 | |
| JP3055030B2 (ja) | アバランシェ・フォトダイオードの製造方法 | |
| JPS60173882A (ja) | 半導体装置 | |
| JPS6259905B2 (ja) | ||
| JPS6259907B2 (ja) | ||
| JPS58162077A (ja) | 半導体受光素子 | |
| JP2657480B2 (ja) | 半導体受光装置 | |
| RU2377697C1 (ru) | Способ изготовления фотоэлектрического преобразователя на основе германия | |
| JPS616820A (ja) | 化合物半導体装置の製造方法 | |
| JPS5934673A (ja) | 受光素子のガ−ドリング形成方法 |