JPS5854461A - メモリのアクセル制御方式 - Google Patents
メモリのアクセル制御方式Info
- Publication number
- JPS5854461A JPS5854461A JP15338481A JP15338481A JPS5854461A JP S5854461 A JPS5854461 A JP S5854461A JP 15338481 A JP15338481 A JP 15338481A JP 15338481 A JP15338481 A JP 15338481A JP S5854461 A JPS5854461 A JP S5854461A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address space
- address
- space
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はメモリアクセス制御方式に関する。
具体的にはプロセッサの持つ単一アドレス空間にプログ
ラムメモリとＣＲＴ用リフすツシエメモリとが割りつけ
られる情報処理システムにおいて、アドレス空−間を実
質的に拡張するメモリアクセス制御方式に関する。
ラムメモリとＣＲＴ用リフすツシエメモリとが割りつけ
られる情報処理システムにおいて、アドレス空−間を実
質的に拡張するメモリアクセス制御方式に関する。
上記システムに該当するものとして、例えばＣＲＴ表示
装置がある。その概Ｉ１１輌成を第１図に示す。第１図
において、ＣＲＴ表示装置はプロセッサユニット（以下
、ＣＰＵ）１と、プログラムが内蔵される第１のメモリ
であるリードオンリメモリ（以下、ＲＯＭ）２およびラ
ンダムアクセスメモリ（以下、ＲＡＭ）３と、これらに
アドレスパス４を介して接続されたＣＲＴ制御装置（以
下、ＣＲＴＣ）５と、ＩＩ２のメモリであるり７レツシ
エメモリ（以下、ＶＲＡＭ）６とを＊、１ている。
装置がある。その概Ｉ１１輌成を第１図に示す。第１図
において、ＣＲＴ表示装置はプロセッサユニット（以下
、ＣＰＵ）１と、プログラムが内蔵される第１のメモリ
であるリードオンリメモリ（以下、ＲＯＭ）２およびラ
ンダムアクセスメモリ（以下、ＲＡＭ）３と、これらに
アドレスパス４を介して接続されたＣＲＴ制御装置（以
下、ＣＲＴＣ）５と、ＩＩ２のメモリであるり７レツシ
エメモリ（以下、ＶＲＡＭ）６とを＊、１ている。
ＣＰＵＩはＲＯＭ２およびＲＡＭ３ｔ−使用してプロダ
ラムを実行するとと奄に、ＣＲＴＣ５にＩ４ラメータを
設定したり、ＶＲＡＭ６に表示データ全書込む。ＣＲＴ
Ｃ５は設定されたノ串うメータに従ってＶＲＡＭ６の内
容を繰返し読出しながら、ＣＲＴの表示データのり７レ
ツシ工ヲ行つ。
ラムを実行するとと奄に、ＣＲＴＣ５にＩ４ラメータを
設定したり、ＶＲＡＭ６に表示データ全書込む。ＣＲＴ
Ｃ５は設定されたノ串うメータに従ってＶＲＡＭ６の内
容を繰返し読出しながら、ＣＲＴの表示データのり７レ
ツシ工ヲ行つ。
以上のＣＲＴ表示装置において、従来、各メモ９ （Ｒ
ＯＭ２ 、ＲＡＭ３．ＶＲＡＭ６）のアドレッシング処
理を行う場合には単一アドレス空間内にＲＯＭ２ 、Ｒ
ＡＭ３ 、ＶＲＡＭ６のアドレスを割りつける（マツプ
）ものであった。なお、アドレス空間とはアドレスバス
により番地指定できる最大領域をいうものとする。つま
り、従来では第２図のメモリマツプに示すように、一定
のアドレス空間（６４ＫＢ）を分割して各メモリ（ＲＯ
Ｍ２ 、ＲＡＭ３ 、ＶＲＡＭ６ ）Ｋそれぞれ割当て
ることにより各種メモリのアドレッシング処理をするも
のであった。したがって、このような方式によれば全メ
モリのアドレスの総和はアドレス空間によって制限を受
けることとなり、記憶容量の増加は不°可能である。
ＯＭ２ 、ＲＡＭ３．ＶＲＡＭ６）のアドレッシング処
理を行う場合には単一アドレス空間内にＲＯＭ２ 、Ｒ
ＡＭ３ 、ＶＲＡＭ６のアドレスを割りつける（マツプ
）ものであった。なお、アドレス空間とはアドレスバス
により番地指定できる最大領域をいうものとする。つま
り、従来では第２図のメモリマツプに示すように、一定
のアドレス空間（６４ＫＢ）を分割して各メモリ（ＲＯ
Ｍ２ 、ＲＡＭ３ 、ＶＲＡＭ６ ）Ｋそれぞれ割当て
ることにより各種メモリのアドレッシング処理をするも
のであった。したがって、このような方式によれば全メ
モリのアドレスの総和はアドレス空間によって制限を受
けることとなり、記憶容量の増加は不°可能である。
一方、近年ではソフトウェアが大型化する傾向にあり、
それに伴なってアドレス空間の全部（６４ＫＢ）をプロ
ダラム用として確保する必要が生じてきた。また、他方
ではＣＲＴ表示装置において使用される文字数も増加す
る傾向にある０例えば、従来１０００文字でよかったも
のが２０００文字程度は必要となり、１６ＫＢは確保す
る必要がある。特にグラフィックディスプレイの場合は
通常１６ＫＢは必要である。しかし、このような状況下
にあって、前述のような単一のアドレス空間を分割して
使用する方式ではその要求を満足することは到ｊｉＬ望
むべくもない。
それに伴なってアドレス空間の全部（６４ＫＢ）をプロ
ダラム用として確保する必要が生じてきた。また、他方
ではＣＲＴ表示装置において使用される文字数も増加す
る傾向にある０例えば、従来１０００文字でよかったも
のが２０００文字程度は必要となり、１６ＫＢは確保す
る必要がある。特にグラフィックディスプレイの場合は
通常１６ＫＢは必要である。しかし、このような状況下
にあって、前述のような単一のアドレス空間を分割して
使用する方式ではその要求を満足することは到ｊｉＬ望
むべくもない。
く目 的〉
そこで、本発明は一定のアドレス空間によって制限され
たとしても、実質的にはアドレス空間を拡張することが
でき、それによってｒ憶容量を増大することが可能な、
メモリのアクセス制御方式を提供することを目的とする
。
たとしても、実質的にはアドレス空間を拡張することが
でき、それによってｒ憶容量を増大することが可能な、
メモリのアクセス制御方式を提供することを目的とする
。
く構 成〉
本発明の特徴は、プログラムメモリとして用いられるＲ
ＯＭとＲＡＭとり７レツＶ３−メモリとしテ用いられる
ＲＡＭとを備え、一定のアドレス空間を使用して前記Ｒ
ＯＭおよびＲＡＭに７ドレツシングが行なわれるＶステ
ムにおいて、前記アドレス空間の一部の同一アドレス上
に前記ＲＯＭの一部または全部およびＲＡλｌの一部ま
たは全部を割当てることによりアドレス空間の一部を多
重化し、 前記アドレス空間の一部のアドレスに対応するプログラ
ムメモリおよびリアレッνエメモリのアドレスへのアク
セスをリードであるかライトであるかに応じて前記プロ
グラムメモリまたはり７レツシユメモリのいずれかｔ−
選択して行なうようにし、 上記構成によってアドレス空間ｔ−実質的に拡張するこ
とにある。
ＯＭとＲＡＭとり７レツＶ３−メモリとしテ用いられる
ＲＡＭとを備え、一定のアドレス空間を使用して前記Ｒ
ＯＭおよびＲＡＭに７ドレツシングが行なわれるＶステ
ムにおいて、前記アドレス空間の一部の同一アドレス上
に前記ＲＯＭの一部または全部およびＲＡλｌの一部ま
たは全部を割当てることによりアドレス空間の一部を多
重化し、 前記アドレス空間の一部のアドレスに対応するプログラ
ムメモリおよびリアレッνエメモリのアドレスへのアク
セスをリードであるかライトであるかに応じて前記プロ
グラムメモリまたはり７レツシユメモリのいずれかｔ−
選択して行なうようにし、 上記構成によってアドレス空間ｔ−実質的に拡張するこ
とにある。
以下、本発明を−、示する実施例に基づいて訃述する。
第３脂に本発明によるアクセス制御方式の実施例を説明
するためのメモリマツプを示す。
するためのメモリマツプを示す。
第３図１とおいて、全アドレス空間は従来と同じ（６４
ＫＢであるものとし、アドレス空間は１６ＫＢ−ｊつの
４つのエリアに分割されている。このようなアドレス空
間は予め設定さｎＱ２つのモード（モード″″０”、モ
ード１１”）によってメモリの占有状態が異なる。この
モード切換えは後述するモード選択ｌ１ａｌ路（８ｇ４
図）に裏って行なわれる。
ＫＢであるものとし、アドレス空間は１６ＫＢ−ｊつの
４つのエリアに分割されている。このようなアドレス空
間は予め設定さｎＱ２つのモード（モード″″０”、モ
ード１１”）によってメモリの占有状態が異なる。この
モード切換えは後述するモード選択ｌ１ａｌ路（８ｇ４
図）に裏って行なわれる。
モード＠０１の４ｉＩ台、Ｍｌの９間はＲＯＭＺを２分
割したうちの一方、すなわちＲＯＭ・でδ１され、ＩＥ
２の空ｔ＆！＋は他方のＲＯＭＩ で占有され、第３の
空間はＲＡＭ、ｔ−２分割したうちの一方、すなわちＲ
ＡＭ、、第４の空間は他方のＲＡＭ。
割したうちの一方、すなわちＲＯＭ・でδ１され、ＩＥ
２の空ｔ＆！＋は他方のＲＯＭＩ で占有され、第３の
空間はＲＡＭ、ｔ−２分割したうちの一方、すなわちＲ
ＡＭ、、第４の空間は他方のＲＡＭ。
でそれぞれ占有される。なお、ＲＯＭ、、ＲＯＭ。
、ＲＡＭ冨、ＨＡ鵬の各添字０，１，２．３はモード選
択回路Ｃ！４１ｍ）のデコーダの出力電子番号と対応す
る。
択回路Ｃ！４１ｍ）のデコーダの出力電子番号と対応す
る。
モード″″１”の場合、＠ｌの空間はＶＲＡＭ６で占有
され、他のＩＮ２〜＠４の空間はモード＠０１の場合と
同じ＜ ＲＯＭｍ 、 ＲＡ Ｍ冨 、ＲＡＭ−でそ
九ぞれ占有される。
され、他のＩＮ２〜＠４の空間はモード＠０１の場合と
同じ＜ ＲＯＭｍ 、 ＲＡ Ｍ冨 、ＲＡＭ−でそ
九ぞれ占有される。
すなわち、アドレス空間はその一部である第１の空間に
おいてＲＯＭ・とＶＲＡＭ６とがアドレス空間上多重化
されていることになる。
おいてＲＯＭ・とＶＲＡＭ６とがアドレス空間上多重化
されていることになる。
次に、以上のアドレス空間の状態を；おいて、各７１モ
リＲＯＭ２ 、ＲＡＭ３ 、ＶＲＡＭ６）１するアクセ
スについて述べる。ＣＰＵＩがプログラムを実行する場
合、ＲＯＭ・ 、ＲＯＭ、に対しては常にリードしか行
なわないｅ ＶＲＡＭａに対してはほとんどの場合、
ｉ！示データをライトするのみである。したがって、通
常時はアドレス空間全モード′″０”の状態にしてリー
ドアクセスにＬＤＲＯＭ・ 、ＲＯＭ、に格納されたプ
ログラムを実行し、またライトアクセスの場合はモード
を１１１に切換えてＶＲＡＭ６にライトするようにソフ
トウェアを構成すればよい、その他のＲＯＭＩ、ＲＡＭ
ａ 、ＲＡＭａについてＩＩ友モードの如何にか、か
わらず占有状態は同じであるから通常のアクセス動作で
よい。
リＲＯＭ２ 、ＲＡＭ３ 、ＶＲＡＭ６）１するアクセ
スについて述べる。ＣＰＵＩがプログラムを実行する場
合、ＲＯＭ・ 、ＲＯＭ、に対しては常にリードしか行
なわないｅ ＶＲＡＭａに対してはほとんどの場合、
ｉ！示データをライトするのみである。したがって、通
常時はアドレス空間全モード′″０”の状態にしてリー
ドアクセスにＬＤＲＯＭ・ 、ＲＯＭ、に格納されたプ
ログラムを実行し、またライトアクセスの場合はモード
を１１１に切換えてＶＲＡＭ６にライトするようにソフ
トウェアを構成すればよい、その他のＲＯＭＩ、ＲＡＭ
ａ 、ＲＡＭａについてＩＩ友モードの如何にか、か
わらず占有状態は同じであるから通常のアクセス動作で
よい。
このようにすることにより、全アドレス空間は６４Ｂで
あるにもかかわらず、プログラムメモリ空間、すなわち
ＲＯＭ２（ＲＯＭｅ ＝ＲＯＭｔ）、ＲＡＭ３（ＲＡＭ
ａ、ＲＡＭａ）は全アドレス空間である６４ＫＢを使用
することができ、かつ、ＣＲＴ用メ子メモリるＶＲＡＭ
６は第１の空間である１６ＫＢｔ全て使用することがで
きる。したがって、それぞれの記憶容量を実験的に拡張
することが可能となる。
あるにもかかわらず、プログラムメモリ空間、すなわち
ＲＯＭ２（ＲＯＭｅ ＝ＲＯＭｔ）、ＲＡＭ３（ＲＡＭ
ａ、ＲＡＭａ）は全アドレス空間である６４ＫＢを使用
することができ、かつ、ＣＲＴ用メ子メモリるＶＲＡＭ
６は第１の空間である１６ＫＢｔ全て使用することがで
きる。したがって、それぞれの記憶容量を実験的に拡張
することが可能となる。
ところで、ＶＲＡＭ６は完全にライトオンリイではない
なめ、リード手段も実現しなくてはならない。この：ｌ
ｉｌ＠−はアドレス空間を一時的にモード１１１とする
。すると、ＲＯＭ・のアクセス絋禁止され、第１の空間
へのアクセスは全てＶＲＡＭ６に行なわれることになる
から、この・ときＣＰＵＩがリードするようにソフト９
エアｔ−構成すればよい、ただし、ＶＲＡＭ６にり〒ド
アクセスするプログラムをＲＯＭ・に格納しておかない
よう注意する必要がある。モード１１”ではＲＯＭ・に
対するアクセスが禁止されるからである。しかしながら
、モード１１ｍは通常、長時間を必要とせず。
なめ、リード手段も実現しなくてはならない。この：ｌ
ｉｌ＠−はアドレス空間を一時的にモード１１１とする
。すると、ＲＯＭ・のアクセス絋禁止され、第１の空間
へのアクセスは全てＶＲＡＭ６に行なわれることになる
から、この・ときＣＰＵＩがリードするようにソフト９
エアｔ−構成すればよい、ただし、ＶＲＡＭ６にり〒ド
アクセスするプログラムをＲＯＭ・に格納しておかない
よう注意する必要がある。モード１１”ではＲＯＭ・に
対するアクセスが禁止されるからである。しかしながら
、モード１１ｍは通常、長時間を必要とせず。
ＶＲＡＭ６のリードの前後でモード切換が行なわれるか
ら、ＲＯＭ、にサブルーチンを設けることによってＲＯ
Ｍｍのエリアからでも簡巣にリードアクセスを可能とす
ることができ、したがってソフトウェア上の制限をほと
んど気にならないｌＩＲとすることは可能である。
ら、ＲＯＭ、にサブルーチンを設けることによってＲＯ
Ｍｍのエリアからでも簡巣にリードアクセスを可能とす
ることができ、したがってソフトウェア上の制限をほと
んど気にならないｌＩＲとすることは可能である。
次に、以上のアドレス空間のモード切換えを行うモード
選択回路の例を第４図に示す。第４図において、各メモ
リ（ＲＯＭＩ、ＲＯＭｔ−ＲＡＭｓ−ＲＡＭａ ＝ＶＲ
ＡＭ６ ）Ｋ対するアク４Ｘ信号ムｌ。
選択回路の例を第４図に示す。第４図において、各メモ
リ（ＲＯＭＩ、ＲＯＭｔ−ＲＡＭｓ−ＲＡＭａ ＝ＶＲ
ＡＭ６ ）Ｋ対するアク４Ｘ信号ムｌ。
、Ａ、、はデコーダｌＯＯに入力される。デコーダ・１
００はアクセス信号よりどのメモリが指定されているか
をデコードし、それぞれ出力端０．ｌ。
００はアクセス信号よりどのメモリが指定されているか
をデコードし、それぞれ出力端０．ｌ。
２．３のいずれかに選択信号８ＥＬ＠”−８ＥＬ１を出
力する。各出力番号Ｏ〜３はそれぞれ１６ＫＢずつに分
割して割轟てられており、ＲＯＭ・、ＲＯＭ、、ＲＡＭ
□ＲＡＭ５の各添字に対応していることは先に述べた通
りであり、したがってアドレス空間のそれぞれに対応す
る。
力する。各出力番号Ｏ〜３はそれぞれ１６ＫＢずつに分
割して割轟てられており、ＲＯＭ・、ＲＯＭ、、ＲＡＭ
□ＲＡＭ５の各添字に対応していることは先に述べた通
りであり、したがってアドレス空間のそれぞれに対応す
る。
選択信号８ＥＬｅが出力された場合、８ＥＬ・はモード
選択用７リツプ７０ツブ２００，３００に接続されたセ
レクタｒ−） ４００に入力される。
選択用７リツプ７０ツブ２００，３００に接続されたセ
レクタｒ−） ４００に入力される。
一方、このセレクタダート４００にはデータフリップ７
０ツブ５００からのモード信号ＭＯＤが入力される。こ
のモード信号ＭＯＤはデータフリップフロップ５００の
入力データＤＴ、によりモード′″０”か＠１＃の同容
を出力し、セレクタゲート４００を通じてモード適訳用
７リツプ７ｏツブｚｏｏ、ａｏｏｔ−切換える。すなわ
ち、モード信号ＭＯＤが′″０”であればモード選択ア
リツブ７０ツブ２００が選択され、ＲＯＭｅ ｆｅ達択
する信号ＲＯＭ・−８ＥＬが出力され、１１ｍであれば
３００が選択され、ＶＲＡＭ６ｔ−選択する信号ＶＲＡ
Ｍ−８ＥＬが出力される。
０ツブ５００からのモード信号ＭＯＤが入力される。こ
のモード信号ＭＯＤはデータフリップフロップ５００の
入力データＤＴ、によりモード′″０”か＠１＃の同容
を出力し、セレクタゲート４００を通じてモード適訳用
７リツプ７ｏツブｚｏｏ、ａｏｏｔ−切換える。すなわ
ち、モード信号ＭＯＤが′″０”であればモード選択ア
リツブ７０ツブ２００が選択され、ＲＯＭｅ ｆｅ達択
する信号ＲＯＭ・−８ＥＬが出力され、１１ｍであれば
３００が選択され、ＶＲＡＭ６ｔ−選択する信号ＶＲＡ
Ｍ−８ＥＬが出力される。
モード選択７リツプフロツプ２００が選択された場合、
その入力にはメモリリード信号ＭＲＤのみ与えられるこ
とになるから、ＲＯＭ・に対してはリードしかできない
ことになる。また、選択アリツブフロップ３００が選択
された場合、７リツプ７０ツブ３００にはＯＲグードロ
００によりメモリモード信号ＭＲＤｊ？よびメモリライ
ト信号ＭＷＲが入力されるので、ＶＲＡＭ６に対しては
リードおよびライトの両方が可能である。
その入力にはメモリリード信号ＭＲＤのみ与えられるこ
とになるから、ＲＯＭ・に対してはリードしかできない
ことになる。また、選択アリツブフロップ３００が選択
された場合、７リツプ７０ツブ３００にはＯＲグードロ
００によりメモリモード信号ＭＲＤｊ？よびメモリライ
ト信号ＭＷＲが入力されるので、ＶＲＡＭ６に対しては
リードおよびライトの両方が可能である。
以上のモード選択回路により、アドレス空間のモードを
切換えることができ、そのモード切換えによってプログ
２ムメモリとＶＲＡＭｔ−それぞれの記憶容量を有効に
利用することができる。
切換えることができ、そのモード切換えによってプログ
２ムメモリとＶＲＡＭｔ−それぞれの記憶容量を有効に
利用することができる。
〔変形例〕 以上の説明は、第３図に示したメモリマツ
プのアドレス空間に基づくものであるが、アドレス空間
の構成態様はこれに止まるものではない、他の例を第５
図、第６図に示す。
プのアドレス空間に基づくものであるが、アドレス空間
の構成態様はこれに止まるものではない、他の例を第５
図、第６図に示す。
第５図の例は、モード′″０”の場合に第１の空間にＲ
ＯＭ・、第２の空間にＲＯＭ家、第３の空間にＲＡＭｍ
、第４の空間にリードおよびライトが可能なＶＲＡＭを
そ九ぞれ割当て、ａｌ！１の空間を多重化することによ
り、モード＠１１の場合にｗＸｌ空間においてライトオ
ンリのＶＲＡＭをアクセスできるようにしたものである
。
ＯＭ・、第２の空間にＲＯＭ家、第３の空間にＲＡＭｍ
、第４の空間にリードおよびライトが可能なＶＲＡＭを
そ九ぞれ割当て、ａｌ！１の空間を多重化することによ
り、モード＠１１の場合にｗＸｌ空間においてライトオ
ンリのＶＲＡＭをアクセスできるようにしたものである
。
謔６図の例は、ｆ！Ｋｌの空間にＲＯＭ・、第２の空間
にＲＯＭ、、Ｒ３の空間に’ＲＡＭ、 、ｌＲ４の空間
にライトオンリのＲＡＭ５ ｔ−割当て、第１の空間と
第４の空間を多重化することにより、モード′″１１の
場合に第１の空間においてライトオンリのＶＢ’ＡＭ、
第・４の空間においてリードオンリのＶＲＡＭをそれぞ
れアクセスできるようにしてメモリの拡張を因ったもの
である。
にＲＯＭ、、Ｒ３の空間に’ＲＡＭ、 、ｌＲ４の空間
にライトオンリのＲＡＭ５ ｔ−割当て、第１の空間と
第４の空間を多重化することにより、モード′″１１の
場合に第１の空間においてライトオンリのＶＢ’ＡＭ、
第・４の空間においてリードオンリのＶＲＡＭをそれぞ
れアクセスできるようにしてメモリの拡張を因ったもの
である。
く効 果〉
以上の通り、本発明によれば前記の構成によりアドレス
空間が一定に制限されたものであっても、アドレス空間
の一部を多重化し、各メモリに対するアクセスをリード
であるかライトであるかに応じてＲＯＭまたＧｊＲＡＭ
（ＶＲＡＭ）ＩＩ択して行うことによ０１実質的にアド
レス空間を拡張゛ｒることができる。
空間が一定に制限されたものであっても、アドレス空間
の一部を多重化し、各メモリに対するアクセスをリード
であるかライトであるかに応じてＲＯＭまたＧｊＲＡＭ
（ＶＲＡＭ）ＩＩ択して行うことによ０１実質的にアド
レス空間を拡張゛ｒることができる。
したがって、紀ｔｌＩｉ１容量の増加要求に伴なって新
たにシステムを設計あるいは製作することな（、ハード
ウェア上着千の改良を加えることで記憶容量の拡張１に
図ることができる。
たにシステムを設計あるいは製作することな（、ハード
ウェア上着千の改良を加えることで記憶容量の拡張１に
図ることができる。
第１図は一般的なＣＲＴ表示装置の本発明に係る豊部を
示すブロック図、第２図は従来ＣＲＴ表示装置のアドレ
ス空間を示すメモリマツプ、第３図は本発明の笑施例に
おけるアドレス空間を示すメモリマツプ、第４図はモー
ド選択回路の一例を示すブロック口、第５図、ｌＲ６図
は、他のアドレス空間の例を示すメモリマツプである。 １・ＣＰＵ、２・ＲＯＭ（プログラムメ噌す）。 ３・ＲＡＭ（プログラムメモリ）、４−・・アドレスバ
ス、５−ＣＲＴＣ，６・ＶＲＡＭ、１００・ｆコーグ、
２００，３００−モード選択用７リツプフロツプ、４０
０−・セレクタゲート、５００−・データフリップ７０
ツブ。 出−人代理人 漏 股 清 第１図 第３図 〈モード℃”〉 〈毛−ド１′〉
＋００ 第５図 第６図
示すブロック図、第２図は従来ＣＲＴ表示装置のアドレ
ス空間を示すメモリマツプ、第３図は本発明の笑施例に
おけるアドレス空間を示すメモリマツプ、第４図はモー
ド選択回路の一例を示すブロック口、第５図、ｌＲ６図
は、他のアドレス空間の例を示すメモリマツプである。 １・ＣＰＵ、２・ＲＯＭ（プログラムメ噌す）。 ３・ＲＡＭ（プログラムメモリ）、４−・・アドレスバ
ス、５−ＣＲＴＣ，６・ＶＲＡＭ、１００・ｆコーグ、
２００，３００−モード選択用７リツプフロツプ、４０
０−・セレクタゲート、５００−・データフリップ７０
ツブ。 出−人代理人 漏 股 清 第１図 第３図 〈モード℃”〉 〈毛−ド１′〉
＋００ 第５図 第６図
Claims (1)
- 【特許請求の範囲】 α） 主に読出しが行なわれる第１のメモリと、主に書
込みがなされる第２のメモリとｔ−同一アドｖ ｘ 空
ｆＭＪ上に割当て、そのアドレスへのメモリアクセスが
読出しか書込みかによりそのメモリアクセスを切替えメ
モリ蜘関を実効的に拡張することを特徴とするメモリア
クセス制御方式。 （２）上記第１のメ毫すへのアクセスを禁止する手段を
設けることにより、上記第２のメモリの読出しを実現す
ることを特徴とする特許請求の範囲第１項記載のメモリ
アクセス制御方式。 （３） 上記第２のメモリへの読出し要求が発生した
揚台、このメモリと同一アドレス空間上に存在する第１
のメモリを他のエリアへ再割当てする手段を持つことに
より、上記第１のメモリのリード機能を生かしたまま第
２のメモリの読出しを実現することを特徴とする特許請
求の範囲第１項記載のメモリアクセス制御方式。 （４） 上記第２のメモリはＣＲＴ用す７レツＶユメ
モリであることを特徴とする特許請求の範囲第１項記載
のメモリアクセス制御方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15338481A JPS5854461A (ja) | 1981-09-28 | 1981-09-28 | メモリのアクセル制御方式 |
| US06/402,412 US4475176A (en) | 1981-08-06 | 1982-07-27 | Memory control system |
| DE8282304153T DE3277709D1 (en) | 1981-08-06 | 1982-08-05 | Memory addressing system |
| EP82304153A EP0072219B1 (en) | 1981-08-06 | 1982-08-05 | Memory addressing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15338481A JPS5854461A (ja) | 1981-09-28 | 1981-09-28 | メモリのアクセル制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5854461A true JPS5854461A (ja) | 1983-03-31 |
Family
ID=15561292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15338481A Pending JPS5854461A (ja) | 1981-08-06 | 1981-09-28 | メモリのアクセル制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854461A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62146192U (ja) * | 1986-03-10 | 1987-09-16 | ||
| JPS62297953A (ja) * | 1986-06-18 | 1987-12-25 | Omron Tateisi Electronics Co | 表示装置 |
-
1981
- 1981-09-28 JP JP15338481A patent/JPS5854461A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62146192U (ja) * | 1986-03-10 | 1987-09-16 | ||
| JPS62297953A (ja) * | 1986-06-18 | 1987-12-25 | Omron Tateisi Electronics Co | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU602141B2 (en) | Memory cartridge | |
| US4809234A (en) | Memory device including memories having different capacities | |
| EP0072219A2 (en) | Memory addressing system | |
| JPH06180685A (ja) | マルチバンクフレームバッファランダムアクセスポートへ書込み、およびそれから読出すための装置および画素をマルチバンクフレームバッファへ書込む速度を向上させる方法 | |
| JPS5854461A (ja) | メモリのアクセル制御方式 | |
| JPH08221319A (ja) | 半導体記憶装置 | |
| JPS621047A (ja) | メモリ回路を有する半導体装置 | |
| US7743221B2 (en) | Memory sharing method for sharing SRAM in an SOC device | |
| JPS5924427B2 (ja) | 表示装置 | |
| JPH07334420A (ja) | 拡張メモリ制御回路 | |
| JP2932392B2 (ja) | メモリカード | |
| KR100754359B1 (ko) | 복수의 공유 블록을 포함하는 다중 포트 메모리 장치 | |
| JPS6067986A (ja) | 表示装置への表示デ−タ書き込み方法 | |
| JPS5824953A (ja) | メモリ制御方式 | |
| JP3815316B2 (ja) | メモリ制御装置 | |
| JP2590695B2 (ja) | 時分割スイッチ回路 | |
| JPH0244445A (ja) | データ処理装置 | |
| JP2584110B2 (ja) | 異種メモリ適応型アドレス指定用制御装置 | |
| JPH02186454A (ja) | メモリアクセス制御装置 | |
| JPS6353659A (ja) | 画像メモリ装置 | |
| JPS6057452A (ja) | 模擬入・出力装置 | |
| JPS6134643A (ja) | バツフア制御方式 | |
| JPH02245845A (ja) | メモリ領域の切替設定方式 | |
| JPS6132290A (ja) | メモリ装置 | |
| JPH07325757A (ja) | 記憶管理装置 |