JPS5854496B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5854496B2 JPS5854496B2 JP50154219A JP15421975A JPS5854496B2 JP S5854496 B2 JPS5854496 B2 JP S5854496B2 JP 50154219 A JP50154219 A JP 50154219A JP 15421975 A JP15421975 A JP 15421975A JP S5854496 B2 JPS5854496 B2 JP S5854496B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- pattern
- alignment
- mask alignment
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
本発明は、半導体製造工程に於けるマスク合わせ用パタ
ーンの形状及びマスク合わせの手段に関する。
ーンの形状及びマスク合わせの手段に関する。
本発明の目的は、半導体製造上のマスク合わせ工程に於
いて、該工程作業を容易にし、且つ各々のマスク合わせ
工程により累積される半導体構成パターン相互のずれを
減少させ、製造工程上の精度向上を図った半導体製造工
程に関する。
いて、該工程作業を容易にし、且つ各々のマスク合わせ
工程により累積される半導体構成パターン相互のずれを
減少させ、製造工程上の精度向上を図った半導体製造工
程に関する。
一般にマスク合わせ工程に於ては、成る工程で製造され
る層に第１図ａの如きパターンが形成され、次の層を形
成する工程に用いられるマスクに含１れる同図すの如き
マスク合わせ用パターンを重ねることにより各層間のア
ライメイトがなされる。
る層に第１図ａの如きパターンが形成され、次の層を形
成する工程に用いられるマスクに含１れる同図すの如き
マスク合わせ用パターンを重ねることにより各層間のア
ライメイトがなされる。
従来のマスク合わせ工程に於けるマスク合わせ用パター
ン形状は、第２図の如き形状を有し、第１のマスクによ
り形成される該パターン１に第２のマスクに３捷れるパ
ターン２を重ね合わせてマスク合わせを行い、該第２の
マスクにより同時に半導体装置上に形成されるパターン
３に第３のマスクに台筐れるパターン４を重ね合わせて
、該第３のマスクのマスク合わせを行い、以後同様に第
４、第５等のマスクのマスク合わせを行なっている。
ン形状は、第２図の如き形状を有し、第１のマスクによ
り形成される該パターン１に第２のマスクに３捷れるパ
ターン２を重ね合わせてマスク合わせを行い、該第２の
マスクにより同時に半導体装置上に形成されるパターン
３に第３のマスクに台筐れるパターン４を重ね合わせて
、該第３のマスクのマスク合わせを行い、以後同様に第
４、第５等のマスクのマスク合わせを行なっている。
然るにこの手段を用いると、各々のマスク合わせ工程に
於けるマスク合わせ用パターンがすべて同一形状である
為、該工程作業におけるマスク合わせ位置の判別が不明
確となり、内部半導体構成パターンで叱較確認せねばな
らず作業能率の低下を招いている。
於けるマスク合わせ用パターンがすべて同一形状である
為、該工程作業におけるマスク合わせ位置の判別が不明
確となり、内部半導体構成パターンで叱較確認せねばな
らず作業能率の低下を招いている。
一方防止策として、前記欠点を補うべく第３図に示され
るように同一箇所にマスク合わせ用パターンを形成し、
第１のマスクにより形成されるパターン９に第２のマス
クに含１れるパターン１０を重ね合わせ、更にパターン
１０に第３のマスクに含１れるパターン１１を順次重ね
合わせる手段も用いられている。
るように同一箇所にマスク合わせ用パターンを形成し、
第１のマスクにより形成されるパターン９に第２のマス
クに含１れるパターン１０を重ね合わせ、更にパターン
１０に第３のマスクに含１れるパターン１１を順次重ね
合わせる手段も用いられている。
然るに、前記マスク合わせ手段は単に一段階前の工程に
用いられたマスクにより形成されるパターンを基準とし
てマスク合わせを行う為、製造工程の進展にともない各
マスク合わせに於て生じたずれによる誤差は累積され、
累積誤差は最悪値で（１回のマスク合わせによって生じ
る誤差）× （マスク総数−１）となる。
用いられたマスクにより形成されるパターンを基準とし
てマスク合わせを行う為、製造工程の進展にともない各
マスク合わせに於て生じたずれによる誤差は累積され、
累積誤差は最悪値で（１回のマスク合わせによって生じ
る誤差）× （マスク総数−１）となる。
具体的一例として相補型ＭＯ８電界効果トランジスタ製
造工程の一部に関して述べる。
造工程の一部に関して述べる。
相補型ＭＯ８電界効果トランジスタは、一般に第４図に
示す如き構造にあり、同図における構造を得る為には少
なくともＮチャネルサブストレート１３、Ｐチャネルソ
ース・ドレインを形成するＰ十拡散層１４、Ｎチャネル
ソース・ドレインを形成するＮ十拡散層１５、ゲート絶
縁層１６、拡散層と金属電極との接触部１７、金属電極
１８、表面保護膜の入出力バット上の窓開けの各々を形
成する７枚のマスクが必要となり、また通常Ｎ＋拡散層
はＰ十拡散層より拡散係数が小さい為、該Ｐ十拡散層よ
り後に形成され、且つ各々は前記の順に形成されるもの
と仮定する。
示す如き構造にあり、同図における構造を得る為には少
なくともＮチャネルサブストレート１３、Ｐチャネルソ
ース・ドレインを形成するＰ十拡散層１４、Ｎチャネル
ソース・ドレインを形成するＮ十拡散層１５、ゲート絶
縁層１６、拡散層と金属電極との接触部１７、金属電極
１８、表面保護膜の入出力バット上の窓開けの各々を形
成する７枚のマスクが必要となり、また通常Ｎ＋拡散層
はＰ十拡散層より拡散係数が小さい為、該Ｐ十拡散層よ
り後に形成され、且つ各々は前記の順に形成されるもの
と仮定する。
前述の如く、従来の相補型ＭＯ８電界効果トランジスタ
製造工程に於けるマスク合わせの際、任意の製造工程に
於て用いられるマスクは、単に該工程一段階前に用いら
れたマスクにより形成されるマスク合わせ用パターンを
基準としてマスク合わせを行う為、前記ＭＯ８電界効果
トランジスタを製造する場合、Ｐチャネルソース・ドレ
イン拡散層１４を形成する時マスク合わせの基準となる
マスクは、Ｎチャネルサブストレート１３を形成するパ
ターンを有するマスクであり、普たＮチャネルソース・
ドレイン拡散層１５を形成する時マスク合わせの基準は
Ｐチャネルソース・ドレイン拡散層１４を形成するパタ
ーンを有するマスクであり、更にゲート絶縁層１６を形
成する時マスク合わせの基準＆＾Ｎチャネルソース・ド
レイン拡散層１５を形成するパターンを有するマスクで
ある。
製造工程に於けるマスク合わせの際、任意の製造工程に
於て用いられるマスクは、単に該工程一段階前に用いら
れたマスクにより形成されるマスク合わせ用パターンを
基準としてマスク合わせを行う為、前記ＭＯ８電界効果
トランジスタを製造する場合、Ｐチャネルソース・ドレ
イン拡散層１４を形成する時マスク合わせの基準となる
マスクは、Ｎチャネルサブストレート１３を形成するパ
ターンを有するマスクであり、普たＮチャネルソース・
ドレイン拡散層１５を形成する時マスク合わせの基準は
Ｐチャネルソース・ドレイン拡散層１４を形成するパタ
ーンを有するマスクであり、更にゲート絶縁層１６を形
成する時マスク合わせの基準＆＾Ｎチャネルソース・ド
レイン拡散層１５を形成するパターンを有するマスクで
ある。
以後すべての工程に於て同様に該工程一段階前に用いら
れたマスクを基準としてマスク合わせを行う為、各マス
ク合わせに於て生じた誤差は累積され得る。
れたマスクを基準としてマスク合わせを行う為、各マス
ク合わせに於て生じた誤差は累積され得る。
その一例として、ソース・ドレイン拡散層１４、ゲート
絶縁層１６、金属電極１８からなるチャネル部分をパタ
ーン設計上第５図のような配置にした場合に関して考慮
すれば、従来のマスク合わせ方式では各マスク合わせ工
程に於て一方向、にずれが生じた場合、ずれによる誤差
は累積され第６図に示されるようにパターン設計上第５
図の如く考慮されたソース・ドレイン拡散層１４と金属
電極１８の重なりを得ることが出来ずチャネル形成が困
難になる。
絶縁層１６、金属電極１８からなるチャネル部分をパタ
ーン設計上第５図のような配置にした場合に関して考慮
すれば、従来のマスク合わせ方式では各マスク合わせ工
程に於て一方向、にずれが生じた場合、ずれによる誤差
は累積され第６図に示されるようにパターン設計上第５
図の如く考慮されたソース・ドレイン拡散層１４と金属
電極１８の重なりを得ることが出来ずチャネル形成が困
難になる。
従って半導体生産歩留りを向上させる為にこうしたアラ
イメント精度から発生する累積誤差を考慮し余裕のある
パターンを設計せねばならず、集積度の低下、更には生
産性降下の一因となっていた。
イメント精度から発生する累積誤差を考慮し余裕のある
パターンを設計せねばならず、集積度の低下、更には生
産性降下の一因となっていた。
本発明は、かかる欠点を除去したもので、一例として第
８図の如き形状によるマスク合わせ用パターンを用い、
同図ａの如く形成されたパターンに同図すの如きパター
ンを重ねる手段を採用し、第９図の如く、各マスク合わ
せ毎に異なった形状を持たせ、マスク合わせ工程に於て
、該形状で重ねるべき位置を明確に判別し得ることによ
り、該工程の作業能率を向上させている。
８図の如き形状によるマスク合わせ用パターンを用い、
同図ａの如く形成されたパターンに同図すの如きパター
ンを重ねる手段を採用し、第９図の如く、各マスク合わ
せ毎に異なった形状を持たせ、マスク合わせ工程に於て
、該形状で重ねるべき位置を明確に判別し得ることによ
り、該工程の作業能率を向上させている。
また第８図及び第９図の如き本発明によるマスク合わせ
用パターンの形状の優れている点は、該パターンの外側
の辺でマスク合わせが出来るばかりでなく、内側の辺に
よりマスク合わせの出来ることから、マスク合わせ操作
が容易となり、アライメント精度も向上する。
用パターンの形状の優れている点は、該パターンの外側
の辺でマスク合わせが出来るばかりでなく、内側の辺に
よりマスク合わせの出来ることから、マスク合わせ操作
が容易となり、アライメント精度も向上する。
本発明による他のマスク合わせ用パターンの形状は、第
１０図の如き数字形であり且つマスク合わせを行釦うと
するマスク番号と一致させ、或いはマスク合わせ工程の
順に番号をつけることによりマスク合わせ工程に於ける
合わせ位置の判別が容易となり、同時に、使用しようと
するマスクの確認も可能となる。
１０図の如き数字形であり且つマスク合わせを行釦うと
するマスク番号と一致させ、或いはマスク合わせ工程の
順に番号をつけることによりマスク合わせ工程に於ける
合わせ位置の判別が容易となり、同時に、使用しようと
するマスクの確認も可能となる。
但し該パターンを数字形でなく、文字形とし、マスクの
種別を意味する文字を用いる手段によっても同様の結果
を得ることが出来る。
種別を意味する文字を用いる手段によっても同様の結果
を得ることが出来る。
捷た一方、相補型ＭＯ８電界効果トランジスタ製造工程
に於ける本発明によるマスク合わせの手段は、第９図或
いは第１０図に示したパターンを用い、第２のマスク即
ち、前述した相補型ＭＯ８電界効果トランジスタ製造工
程に従えば、Ｐチャネルソース・ドレイン拡散層を形成
する為に用いられるマスクは、第１ＯＮチヤネルサブス
トレートを形成する為のマスクに含１れるパターンを基
準としてマスク合わせを行い、Ｎチャネルソース・ドレ
イン拡散層を形成する工程以後、第３から第７のマスク
はすべて、第２のマスクにより形成されたマスク合わせ
用パターンを基準として該工程を行う方法である。
に於ける本発明によるマスク合わせの手段は、第９図或
いは第１０図に示したパターンを用い、第２のマスク即
ち、前述した相補型ＭＯ８電界効果トランジスタ製造工
程に従えば、Ｐチャネルソース・ドレイン拡散層を形成
する為に用いられるマスクは、第１ＯＮチヤネルサブス
トレートを形成する為のマスクに含１れるパターンを基
準としてマスク合わせを行い、Ｎチャネルソース・ドレ
イン拡散層を形成する工程以後、第３から第７のマスク
はすべて、第２のマスクにより形成されたマスク合わせ
用パターンを基準として該工程を行う方法である。
従って、第１から第７の該工程に於けるアライメント操
作による誤差は、累積され得す、その結果該トランジス
タ製造としてのアライメント精度が向上し、設計上過度
な余裕をとる必要がなく、設計の自由度が増し、集積度
の向上が得られる。
作による誤差は、累積され得す、その結果該トランジス
タ製造としてのアライメント精度が向上し、設計上過度
な余裕をとる必要がなく、設計の自由度が増し、集積度
の向上が得られる。
具体例として、前例に掲げた第５図の如き配置に於ては
、第７図に示されるようにゲート絶縁層１６を形成する
時、マスク合わせの基準となるマスクは、ソース・ドレ
イン拡散層１４を形成するパターンを有するマスクであ
り、また金属電極１８を形成する際に於ても、ソース・
ドレイン拡散層１４を形成するパターンを有するマスク
を基準とする為、各々のマスク合わせ工程に於て最大の
ずれが生じた場合でも、ずれによる誤差は累積されず、
一回の該工程に於ける誤差に対する余裕をもった設計を
行えば、所定のパターン構成を得ることが出来る。
、第７図に示されるようにゲート絶縁層１６を形成する
時、マスク合わせの基準となるマスクは、ソース・ドレ
イン拡散層１４を形成するパターンを有するマスクであ
り、また金属電極１８を形成する際に於ても、ソース・
ドレイン拡散層１４を形成するパターンを有するマスク
を基準とする為、各々のマスク合わせ工程に於て最大の
ずれが生じた場合でも、ずれによる誤差は累積されず、
一回の該工程に於ける誤差に対する余裕をもった設計を
行えば、所定のパターン構成を得ることが出来る。
本発明によるマスク合わせ用パターンの形状を採用し、
更に相補型ＭＯ８電界効果トランジスタ製造に於て、第
２のマスクをマスク合わせの基準とすることにより、マ
スク合わせ工程に於ける作業能率を上げ集積度の向上、
更には生産性の向上が図れる。
更に相補型ＭＯ８電界効果トランジスタ製造に於て、第
２のマスクをマスク合わせの基準とすることにより、マ
スク合わせ工程に於ける作業能率を上げ集積度の向上、
更には生産性の向上が図れる。
本発明は、相補型ＭＯ８電界効果トランジスタの製造ば
かりでなく、少なくとも３種類以上の異なったマスクを
必要とする半導体装置すべてに有効である。
かりでなく、少なくとも３種類以上の異なったマスクを
必要とする半導体装置すべてに有効である。
さらに本発明は、工程毎に異なった形状、数字を用いた
から、ウェハーに形成された複数のパターンのどれに合
わせればよいかを早く見出すことができる効果を有する
。
から、ウェハーに形成された複数のパターンのどれに合
わせればよいかを早く見出すことができる効果を有する
。
第１図は、従来のマスク合わせ用パターンの形状。
第２図は、従来のマスク合わせ方式の一例。第３図は、
従来のマスク合わせ方式の他の例。 第４図は、一般的な相補型ＭＯ８型電界効果トランジス
タの構造断面図。 第５図は、相補型ＭＯ８電界効果トランジスタのチャネ
ル部に於けるソース・ドレイン拡散層及びゲート金属の
配置図の一例。 第６図は、従来のマスク合わせ手段によりずれを生じた
第５図に於けるチャネル部。 第７図は、本発明によるマスク合わせ手段を用いる場合
の第５図に於けるチャネル部。 第８図は、本発明によるマスク合わせ用パターンの形状
。 第９図は、本発明による異なった形状を有するマスク合
わせ方式。 第１０図は、本発明による数字形を有するマスク合わせ
方式。 １．９・・・第１のマスクにより形成されるマスク合わ
せ用パターン。 ２，３．１０・・・第２のマスクにより形成されるマス
ク合わせ用パターン。 ４゜５．１１・・・第３のマスクにより形成されるマス
ク合ワせ用パターン。 ６，７．１２・・・第４のマスクにより形成されるマス
ク合わせ用パターン。 ８・・・第５のマスクにより形成されるマスク合わせ用
パターン。 １３・・・Ｎチャネルサブストレート。１４・・・Ｐチ
ャネルソース・ドレインを形成するＰ十拡散層。 １５・・・Ｎチャネルソース・ドレイン拡散層するＮ十
拡散層。 １６・・・ゲート絶縁層。１７・・・拡散層と金属電極
との接合部。 １８・・・金層電極。１９・・・絶縁層。
従来のマスク合わせ方式の他の例。 第４図は、一般的な相補型ＭＯ８型電界効果トランジス
タの構造断面図。 第５図は、相補型ＭＯ８電界効果トランジスタのチャネ
ル部に於けるソース・ドレイン拡散層及びゲート金属の
配置図の一例。 第６図は、従来のマスク合わせ手段によりずれを生じた
第５図に於けるチャネル部。 第７図は、本発明によるマスク合わせ手段を用いる場合
の第５図に於けるチャネル部。 第８図は、本発明によるマスク合わせ用パターンの形状
。 第９図は、本発明による異なった形状を有するマスク合
わせ方式。 第１０図は、本発明による数字形を有するマスク合わせ
方式。 １．９・・・第１のマスクにより形成されるマスク合わ
せ用パターン。 ２，３．１０・・・第２のマスクにより形成されるマス
ク合わせ用パターン。 ４゜５．１１・・・第３のマスクにより形成されるマス
ク合ワせ用パターン。 ６，７．１２・・・第４のマスクにより形成されるマス
ク合わせ用パターン。 ８・・・第５のマスクにより形成されるマスク合わせ用
パターン。 １３・・・Ｎチャネルサブストレート。１４・・・Ｐチ
ャネルソース・ドレインを形成するＰ十拡散層。 １５・・・Ｎチャネルソース・ドレイン拡散層するＮ十
拡散層。 １６・・・ゲート絶縁層。１７・・・拡散層と金属電極
との接合部。 １８・・・金層電極。１９・・・絶縁層。
Claims (1)
- 【特許請求の範囲】 １ 複数の異なるマスクを用いて半導体を製造すル半導
体の製造方法において、第１のマスクによりマスク合わ
せ用パターン形状を以降のマスクの数に対応して複数個
形威し、該複数のパターン形状は各々が異る形状にて形
成され、以降のマスクに含ｌれる各マスク合せパターン
は、前記複数個のパターン形状の各々に重ねることによ
ってマスク合わせをすることを特徴とする半導体の製造
方法。 ２ 相補型トランジスタを形成する半導体の製造方法に
釦いて第１のマスクにより形成されるマスク合わせ用パ
ターンを基準として第２のマスクのマスク合わせを行い
、第２のマスクによりマスク合わせ用パターン形状を以
降のマスクの数に対応して複数個形成し、該複数のパタ
ーン形状は各々のマスクの順序に応じた数字によって形
成され、以降のマスクに含１れる各マスク合せパターン
は、前記複数個のパターン形状の数字に各々に重ねるこ
とによってマスク合わせをすることを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50154219A JPS5854496B2 (ja) | 1975-12-24 | 1975-12-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50154219A JPS5854496B2 (ja) | 1975-12-24 | 1975-12-24 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59183892A Division JPS6074435A (ja) | 1984-09-03 | 1984-09-03 | Ｍｏｓ型電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5277670A JPS5277670A (en) | 1977-06-30 |
| JPS5854496B2 true JPS5854496B2 (ja) | 1983-12-05 |
Family
ID=15579438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50154219A Expired JPS5854496B2 (ja) | 1975-12-24 | 1975-12-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854496B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5627927A (en) * | 1979-08-14 | 1981-03-18 | Toshiba Corp | Location in electron beam injection |
| JPS622764Y2 (ja) * | 1980-12-02 | 1987-01-22 | ||
| JPS5875836A (ja) * | 1981-10-30 | 1983-05-07 | Matsushita Electric Ind Co Ltd | 集積回路のマスク合せ方法 |
-
1975
- 1975-12-24 JP JP50154219A patent/JPS5854496B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5277670A (en) | 1977-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI388005B (zh) | 利用二次切割來消除多晶矽單向線端短縮 | |
| US5241208A (en) | Semiconductor device comprising an analogue element and a digital element | |
| JPS5854496B2 (ja) | 半導体装置の製造方法 | |
| JPS6132809B2 (ja) | ||
| JPH0142128B2 (ja) | ||
| US20070134564A1 (en) | Method of manufacturing semiconductor device, mask and semiconductor device | |
| US5866447A (en) | Modified zero layer align method of twin well MOS fabrication | |
| US3985591A (en) | Method of manufacturing parallel gate matrix circuits | |
| JP4891962B2 (ja) | 半導体装置の製造方法 | |
| US10103070B2 (en) | Dynamic integrated circuit fabrication methods | |
| JPH10308497A (ja) | 半導体装置およびその製造方法 | |
| JPH02158143A (ja) | 半導体装置及びその製造方法 | |
| GB1535086A (en) | Manufacture of transistors | |
| JPH0671070B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS5815934B2 (ja) | ハンドウタイソウチ ノ セイゾウホウホウ | |
| US20060148219A1 (en) | Method for photomask processing | |
| JPH01120017A (ja) | パターン形成法 | |
| JPH0461235A (ja) | 化合物半導体接合型ｆｅｔの製造方法 | |
| JPH065716B2 (ja) | 半導体装置の製造方法 | |
| JPS60263433A (ja) | 半導体装置用位置合せマ−ク | |
| JPH04139766A (ja) | 縦型ｍｏｓ電界郊果トランジスタおよびその製造方法 | |
| JPS62156857A (ja) | メモリ素子を含む半導体装置の製造方法 | |
| JPH04237165A (ja) | Ｃｍｏｓゲートアレイ及びその製造方法 | |
| JPS62133722A (ja) | 半導体装置の製造方法 | |
| JPH0515051B2 (ja) |