JPS5856323A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS5856323A JPS5856323A JP56154378A JP15437881A JPS5856323A JP S5856323 A JPS5856323 A JP S5856323A JP 56154378 A JP56154378 A JP 56154378A JP 15437881 A JP15437881 A JP 15437881A JP S5856323 A JPS5856323 A JP S5856323A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- growth
- epitaxial
- sio2 film
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
- H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
- H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁＠餉域をもり単ｉｔｉ墨基碩上Ｋｌｔな高
品質のＳムエビタキシャル層をＪｌＳｌ沢的に成長によ
多形成する゛半導体基板の＃！遣方法に関するものであ
る。
品質のＳムエビタキシャル層をＪｌＳｌ沢的に成長によ
多形成する゛半導体基板の＃！遣方法に関するものであ
る。
通常、ＭＯＳデバイスにお＾て社Ｓムエビタ中シャル層
は用いられておらず、ｔｔ、＆板そのものにイオンイン
クラテーシ曹ン法や不純拡散法を用いて所望の伝導１１
（Ｐ型又はＮ１１）の層が形成され、それぞれ能動領域
１分離領域などが形成されている０分離領域形成の一方
法として部分酸化法（Ｌｏｃａｌ ０ｘｉｄａｔ ｉｏ
ｎ ｏｆ ８ｉ１ｉｃｏｎ −・−Ｌ Ｏ００８法）が
良く由いられてｂる。
は用いられておらず、ｔｔ、＆板そのものにイオンイン
クラテーシ曹ン法や不純拡散法を用いて所望の伝導１１
（Ｐ型又はＮ１１）の層が形成され、それぞれ能動領域
１分離領域などが形成されている０分離領域形成の一方
法として部分酸化法（Ｌｏｃａｌ ０ｘｉｄａｔ ｉｏ
ｎ ｏｆ ８ｉ１ｉｃｏｎ −・−Ｌ Ｏ００８法）が
良く由いられてｂる。
最近では、ｍＬｓｌデバイス指向の微細加工技術の研究
開発か進み、サブミクロンの加工がＵＶ篇元、越子ビー
ム、Ｘ＠等を用めたリング２フイ技術とドライエツチン
グ技術の進歩によ）容易にできるようになってｂる。し
かしながら部分酸化法を用いたＭＯＳデバイスでは、種
々の不都合が生じてきて＾る。すなわち微細加工技術が
先行し部分酸化法の制鉤技術が問題となりつつある。そ
れは基板を酸化する場合にはｂ”ｊＡ換をマスクとして
単結晶領域が熱酸化される。しかしその酸化されたＭ［
ｆｆｉは半楕円形となル所要の能動領域にはみ出し、又
隣接する能動領域との間隔も大きくなることとな）、デ
バイスの高密度化、高速化及び設計上も問題となる。
開発か進み、サブミクロンの加工がＵＶ篇元、越子ビー
ム、Ｘ＠等を用めたリング２フイ技術とドライエツチン
グ技術の進歩によ）容易にできるようになってｂる。し
かしながら部分酸化法を用いたＭＯＳデバイスでは、種
々の不都合が生じてきて＾る。すなわち微細加工技術が
先行し部分酸化法の制鉤技術が問題となりつつある。そ
れは基板を酸化する場合にはｂ”ｊＡ換をマスクとして
単結晶領域が熱酸化される。しかしその酸化されたＭ［
ｆｆｉは半楕円形となル所要の能動領域にはみ出し、又
隣接する能動領域との間隔も大きくなることとな）、デ
バイスの高密度化、高速化及び設計上も問題となる。
他の問題としては、鍔えばＣ−ＭＯ８デバイスにおいて
１通常の基板を部分鍾化し分ｍ領域を形成し、それぞれ
ＰチャンネルとＮチャンネルトランジスタを形成した場
合に、デバイスの動作中に大きな外米雑音感圧が、入力
又は出力端子から内部回路に入ると％電源端子から接地
端子へ赦（ＨＡから数十ｍムもの１４常電流が流れる現
象（ラフ、チアラグ）が起る、等の問題がある。
１通常の基板を部分鍾化し分ｍ領域を形成し、それぞれ
ＰチャンネルとＮチャンネルトランジスタを形成した場
合に、デバイスの動作中に大きな外米雑音感圧が、入力
又は出力端子から内部回路に入ると％電源端子から接地
端子へ赦（ＨＡから数十ｍムもの１４常電流が流れる現
象（ラフ、チアラグ）が起る、等の問題がある。
以上のように従来技術でのＭＬ）８デバイス構造では高
ｖｌｉ寂化への障害があＩＩ、このことＬ寄生容量を増
大させ、デバイスＯａ速化の障害と１なる。
ｖｌｉ寂化への障害があＩＩ、このことＬ寄生容量を増
大させ、デバイスＯａ速化の障害と１なる。
さらに先に述べたように構造上＾當電流が處れる等の欠
点を有して−る。
点を有して−る。
本発面の目的は半導体基板その鳴のＫｌ！ａｌｌｉｉ＠
域を形成することなく、絶縁Ｊｉｇ（ｆ８ｊ鳩又は８ム
洩）をマスクとして％旧エビメキシャル成長層を選択的
に半導体基板上に形成し、従来接輪０欠点をおぎないデ
バイスＩ？＃性の向上をねらおうとすゐものである。
域を形成することなく、絶縁Ｊｉｇ（ｆ８ｊ鳩又は８ム
洩）をマスクとして％旧エビメキシャル成長層を選択的
に半導体基板上に形成し、従来接輪０欠点をおぎないデ
バイスＩ？＃性の向上をねらおうとすゐものである。
その構成要件としては８１単結晶基１１に杷鑞纒を形成
し、リングラフィ技術とドライエツチング技ｍｔ−用い
サブミクロンの微細加工を施す。この基板を減圧エピタ
キシャル成長炉にセットし、１９ｊ鳩Ｃｌ 、−１〜系
を用ｉ減圧下で成長し、半導体基板上又は絶縁基板上に
もわた９選択的に単結晶膜を形成しようとするものであ
る。
し、リングラフィ技術とドライエツチング技ｍｔ−用い
サブミクロンの微細加工を施す。この基板を減圧エピタ
キシャル成長炉にセットし、１９ｊ鳩Ｃｌ 、−１〜系
を用ｉ減圧下で成長し、半導体基板上又は絶縁基板上に
もわた９選択的に単結晶膜を形成しようとするものであ
る。
ｂｔｕ晶の選択成長技術の公知列としては１）ジャーナ
ル・オブ・エレクトロケミカル ンサイテ４ （Ｊ−ｈ
ｌｅｃｔｒｏｃｈｅｍ−８ｏｃ−、ＶｏＬ、１２０．Ｍ
Ｌ５ 、Ｐ−６６４゜１９７３）及び２）ジャーナル・
オプ・エレクトロケミカル ソサイテ４ （Ｊ伊ｋｌｅ
ｃｔｒｏｃｈａｎ−８ａｃ−。
ル・オブ・エレクトロケミカル ンサイテ４ （Ｊ−ｈ
ｌｅｃｔｒｏｃｈｅｍ−８ｏｃ−、ＶｏＬ、１２０．Ｍ
Ｌ５ 、Ｐ−６６４゜１９７３）及び２）ジャーナル・
オプ・エレクトロケミカル ソサイテ４ （Ｊ伊ｋｌｅ
ｃｔｒｏｃｈａｎ−８ａｃ−。
ＶＯＬ、１２２．醜１２．ｌ’−１６６６，１９７５）
があ）、杓σ者では５ｉｌ１４−）ＩＣＩ−）１．系に
！ Ｄ Ｉ １５０℃テＢｔｕｓ ＠４ｆ マスクとし
て、別基板の（１１１）、（１１０）、（１１５）と（
１００）面ｔ−選び成長したとζろ、エピタキシャル表
面の平滑性は（−１１０）面が最も艮＜ｓ （１１ｔ
）血と（１１５）面を用いた場合Ｋｌま良くなり０さら
に（１１５）面ｔ−用いた場合のエピタキシャル層では
下地パターンとエピタキシャル層のパターンがずれるパ
ターン変形が大きく、問題でおることが記載されている
。後者では基板に巾１０〜２０＾ｍで深さが〜１１００
ａの溝を形成し、基板上に何ら絶縁膜を形成することな
しに％溝部だけに選択的に８１単結晶を棚込み成長しよ
うとするもので、Ｓｉソー ス（！： Ｌ テ８ｉ Ｋ
、８ｉＨＣ１ｓ 、５ｉＨ１ｃｌ、 ト８ ｉ Ｃ１
４Ｋ加えて１（Ｃｌガスを導入して行うものである。選
択成長のポイントはＣ３／８ｉの滴縦比が重曹であるこ
とが記載されてｂる。又８ｉにｃｌ、 −）１Ｑ １−
Ｈ，系では基板方位ｔ” （１１０）面に選び１０８０
℃で試みたが、平滑な表面が得られなりことが述べであ
る。
があ）、杓σ者では５ｉｌ１４−）ＩＣＩ−）１．系に
！ Ｄ Ｉ １５０℃テＢｔｕｓ ＠４ｆ マスクとし
て、別基板の（１１１）、（１１０）、（１１５）と（
１００）面ｔ−選び成長したとζろ、エピタキシャル表
面の平滑性は（−１１０）面が最も艮＜ｓ （１１ｔ
）血と（１１５）面を用いた場合Ｋｌま良くなり０さら
に（１１５）面ｔ−用いた場合のエピタキシャル層では
下地パターンとエピタキシャル層のパターンがずれるパ
ターン変形が大きく、問題でおることが記載されている
。後者では基板に巾１０〜２０＾ｍで深さが〜１１００
ａの溝を形成し、基板上に何ら絶縁膜を形成することな
しに％溝部だけに選択的に８１単結晶を棚込み成長しよ
うとするもので、Ｓｉソー ス（！： Ｌ テ８ｉ Ｋ
、８ｉＨＣ１ｓ 、５ｉＨ１ｃｌ、 ト８ ｉ Ｃ１
４Ｋ加えて１（Ｃｌガスを導入して行うものである。選
択成長のポイントはＣ３／８ｉの滴縦比が重曹であるこ
とが記載されてｂる。又８ｉにｃｌ、 −）１Ｑ １−
Ｈ，系では基板方位ｔ” （１１０）面に選び１０８０
℃で試みたが、平滑な表面が得られなりことが述べであ
る。
又ＢｉａＮ、Ｉ！をマスクとした選択的な８１エビタキ
クヤル成長技術の公知ガとして３）ザ・エレクトロケミ
カル・ノサイティ・ホールミーティング。
クヤル成長技術の公知ガとして３）ザ・エレクトロケミ
カル・ノサイティ・ホールミーティング。
１０月、１９６９．アブストラクト８１１８１．４７６
頁（Ｔ、ｈｅ Ｅｌ ｅｃｔｒｏｃｈｅｍ＠８ｏｃ−に
’ａ１ トＭｅｅｔ ｉｎｇ、Ｏｃｔ 。
頁（Ｔ、ｈｅ Ｅｌ ｅｃｔｒｏｃｈｅｍ＠８ｏｃ−に
’ａ１ トＭｅｅｔ ｉｎｇ、Ｏｃｔ 。
１９６９、ムｂｓ、ＭＬ１８１．Ｐ−４７６）ｂ ４）
ジャバフ−ジャーナル・アプライド・フイズイクス・ポ
リ、ラム１０，１９フ１年、 １６７５頁（Ｊａｐａｎ
−Ｊ、Ａｐｐｌ。
ジャバフ−ジャーナル・アプライド・フイズイクス・ポ
リ、ラム１０，１９フ１年、 １６７５頁（Ｊａｐａｎ
−Ｊ、Ａｐｐｌ。
Ｐｈｙ ｓ −１０（１９７１） ｅ ＰＩ３７５ ）
とあるが、 Ｓｊ単結晶基板上に加工された８ｉｓべ展
は熱的、化学的に強いが、ｌ：ｌｉ、Ｎ、自体が真性応
力をもつために熱グｎセスを経れば８！基板又は選択８
ｉエピタキシヤル領域に、Ｈえば転位等の結晶欠陥を導
入し易いことはよく知られて−るところである。
とあるが、 Ｓｊ単結晶基板上に加工された８ｉｓべ展
は熱的、化学的に強いが、ｌ：ｌｉ、Ｎ、自体が真性応
力をもつために熱グｎセスを経れば８！基板又は選択８
ｉエピタキシヤル領域に、Ｈえば転位等の結晶欠陥を導
入し易いことはよく知られて−るところである。
又Ｓ＆基板上には通常Ｓ１嶋−と８ｉ、Ｎ、験の二層構
造が用いられておプ、歪補償を行う厚さが１）９欠陥が
発生しな一工夫もされてｂる。
造が用いられておプ、歪補償を行う厚さが１）９欠陥が
発生しな一工夫もされてｂる。
以上のように８ｉ結晶の選択区長の公知例では（１１１
）面を用いても結晶表面の千′Ｐ＃直が悪く。
）面を用いても結晶表面の千′Ｐ＃直が悪く。
８１鳩Ｃｌ、−）ＩＣＩ−鶴系を用ｉても結晶性が良く
ない等の問題かある。又絶縁膜として＊ Ｓｉｎ′Ｎ４
−のみを用いると、熱プロセスで結晶欠陥を導入し易い
等の不利な点がある。
ない等の問題かある。又絶縁膜として＊ Ｓｉｎ′Ｎ４
−のみを用いると、熱プロセスで結晶欠陥を導入し易い
等の不利な点がある。
本発明で社従来の選択成長技術の不備な点を改良できる
もので、そのキーポイントはｂｉ基板上の開口したＳ
ｉ （Ｊ＊ １１Ｍ面に８４．Ｎ、を形成し、 ８ｉ）
４ＣＩ冨−に系で、減圧下で選択成長を行うことである
。
もので、そのキーポイントはｂｉ基板上の開口したＳ
ｉ （Ｊ＊ １１Ｍ面に８４．Ｎ、を形成し、 ８ｉ）
４ＣＩ冨−に系で、減圧下で選択成長を行うことである
。
減圧下で８１エビ！キシヤル成長を行うとその表面が平
滑になる理由社、減圧エビタキ７ヤル法の特徴である／
’メタン形が起らない仁とと関連し成長のメカニズムが
異なるものと考えられる。しかし明確な理由は今のとこ
ろ分ってｈない。
滑になる理由社、減圧エビタキ７ヤル法の特徴である／
’メタン形が起らない仁とと関連し成長のメカニズムが
異なるものと考えられる。しかし明確な理由は今のとこ
ろ分ってｈない。
次に本発明を説明するための実ｍガについて述べる。
実施同一１
３＃φの８ｉ基板の面方位がガえは（１１１）面を迦び
％８ｉ０．ｌ［を〜５０００Ａ堆積し、リングラフィ技
術とドライエツチング技術を用いて、その線巾をα５〜
３．０μｍとなる微細加工を施す、これらの基板をシリ
ンダ薯エピタキシャル成長炉にセットする。
％８ｉ０．ｌ［を〜５０００Ａ堆積し、リングラフィ技
術とドライエツチング技術を用いて、その線巾をα５〜
３．０μｍとなる微細加工を施す、これらの基板をシリ
ンダ薯エピタキシャル成長炉にセットする。
基板温度を〜１２０Ｇ℃としプレベーキングを１５分行
う、さらに基板温度を１０８０℃として、ｌも〜１、０
０１７分、 ８ｉ）４１０１ ＠ ： ５００ ｃ ｃ
／分、成長圧カニ８０’ｉ”ｏ ｒ ｒの条件で２．０
分成長すると〜１．０μｍの８１結晶−が成長する。
う、さらに基板温度を１０８０℃として、ｌも〜１、０
０１７分、 ８ｉ）４１０１ ＠ ： ５００ ｃ ｃ
／分、成長圧カニ８０’ｉ”ｏ ｒ ｒの条件で２．０
分成長すると〜１．０μｍの８１結晶−が成長する。
Ｒｒｆｉ状態は金属干渉顕微鏡（ノマルスキー）でその
断面は走査ｍａｔ子顕微＠（８ＥＭ）で観証できる。こ
の場合のＪエピタキシャル成長ｌＴｈ０ｌ膚面の模式図
をａＫ１因に示す。
断面は走査ｍａｔ子顕微＠（８ＥＭ）で観証できる。こ
の場合のＪエピタキシャル成長ｌＴｈ０ｌ膚面の模式図
をａＫ１因に示す。
８ｉ＊結晶基板１、ｋ絶縁ｉ１２を形成し、この上に３
の８ｉ映が形成される。高温成長のため、溝底部の３ｉ
ｑ−側面がＳｉ結晶に食われていることが分った。これ
は８ｉ０，１１１１が＃細なため、熱プロセスを経るに
つれ、映が剥離する等のデバイス作製上間亀となる。こ
れｔ−縞１図の４，４′に示す。
の８ｉ映が形成される。高温成長のため、溝底部の３ｉ
ｑ−側面がＳｉ結晶に食われていることが分った。これ
は８ｉ０，１１１１が＃細なため、熱プロセスを経るに
つれ、映が剥離する等のデバイス作製上間亀となる。こ
れｔ−縞１図の４，４′に示す。
実施ガー２
３″−のδｉ暴板の面方位が囲えば（１１１）面を選び
ｈ ”！ＬＪｔｌｌ１４ｔ〜５０００Ａ堆積し、リン
グラフィ技術とドライエツチング技術を用いてその線巾
をα５〜３．０μｍとなる微細加工を施す、さらに開口
された！ｉｉＣＪｍ ＩｉｌｌｉＯｌｉｌｌｍＫ ８ｉ
ｓＮａ ’ＩＩＩｋｔｊ４１ｉｄｋｆｂ１ｍ下ｔｄ実施
内−１と同じ条件１０８０℃、ＢＱＴｏｒｒ、２．０分
成長で１．０ｔｔｒｎ ｃＤ ８ｉ結晶映が成長する。
ｈ ”！ＬＪｔｌｌ１４ｔ〜５０００Ａ堆積し、リン
グラフィ技術とドライエツチング技術を用いてその線巾
をα５〜３．０μｍとなる微細加工を施す、さらに開口
された！ｉｉＣＪｍ ＩｉｌｌｉＯｌｉｌｌｍＫ ８ｉ
ｓＮａ ’ＩＩＩｋｔｊ４１ｉｄｋｆｂ１ｍ下ｔｄ実施
内−１と同じ条件１０８０℃、ＢＱＴｏｒｒ、２．０分
成長で１．０ｔｔｒｎ ｃＤ ８ｉ結晶映が成長する。
８１工ピタキシヤル成長層の表面状態は金属干渉顕微−
で、その断面は走査型−子顕微鏡で観察できる。この場
合のＳｉエピタキシャル成長層の断面の模式図ｔＭ２図
に示す。
で、その断面は走査型−子顕微鏡で観察できる。この場
合のＳｉエピタキシャル成長層の断面の模式図ｔＭ２図
に示す。
８轟θ黛ｗ面に熱的に強い８ｉｓＮａｌｌ１４があるた
めに１１１図に見られるような８ｉ結晶にＳｉ（％眼が
食われる現象は見られず、溝部の形状はエピタキシャル
成長前と変らず、シャープであった。
めに１１１図に見られるような８ｉ結晶にＳｉ（％眼が
食われる現象は見られず、溝部の形状はエピタキシャル
成長前と変らず、シャープであった。
絽２図の１は８ｉ単結晶基板、 ２Ｆｉ別Ｏ雪瞑、３は
エピタキシャル膜で、５．５’は８４０＊ｌＫ上の岨エ
ピタキシャル層で、６はｓｉ、Ｎ、験である。
エピタキシャル膜で、５．５’は８４０＊ｌＫ上の岨エ
ピタキシャル層で、６はｓｉ、Ｎ、験である。
以上のように８１基板の面方位を岡えば（１１１）に・
選び、４碁板上の開口した８ｉへｍ側面を８１゜Ｎａ
ｍで保藤しｂ１鵬Ｃ５，−鳩系を用い減圧下で成長を行
えば、その表面が平滑で良好な結晶性を有する選択８１
工ピタキシヤル層が形成てきるものである。
選び、４碁板上の開口した８ｉへｍ側面を８１゜Ｎａ
ｍで保藤しｂ１鵬Ｃ５，−鳩系を用い減圧下で成長を行
えば、その表面が平滑で良好な結晶性を有する選択８１
工ピタキシヤル層が形成てきるものである。
本発明の夾總−による第２図の５．５′のようＫｌｌ！
！縁基板上にも成長することは、この領域にソース、ド
レインを形成することができ％異常＊ａの発生（ラッチ
アップをも防止できる。又部分に化法による一密夏化の
不利な点をカバーし、シャープなジャンクシ璽ン形成が
できるため、高田度で、４速なＭ（ＪＳ又はＣ−ＭＵ８
デバイスを形成できるものである。さらにこの選択成長
技術の利点としては、多層配線のためのコンタクトネー
ルの埋込み成長技術としても応用でき、配線の平滑化を
可能ならしめデバイスの信頼性を向上させることもでき
る０本発明ではＭＯ８デノ（イスにつ匹テ述べたが、パ
イボーラデノ（イスにも応用できることは−うまでもな
い。
！縁基板上にも成長することは、この領域にソース、ド
レインを形成することができ％異常＊ａの発生（ラッチ
アップをも防止できる。又部分に化法による一密夏化の
不利な点をカバーし、シャープなジャンクシ璽ン形成が
できるため、高田度で、４速なＭ（ＪＳ又はＣ−ＭＵ８
デバイスを形成できるものである。さらにこの選択成長
技術の利点としては、多層配線のためのコンタクトネー
ルの埋込み成長技術としても応用でき、配線の平滑化を
可能ならしめデバイスの信頼性を向上させることもでき
る０本発明ではＭＯ８デノ（イスにつ匹テ述べたが、パ
イボーラデノ（イスにも応用できることは−うまでもな
い。
第１図は減圧エピタキシャル法で８ＬＯ＠＠をマスクと
して成長した場合の成長層断層の模式図。 謳２図は本発明によるｆｉＩ＆面方位ｔ−（１１１）面
とじ８１ヘ−の開口部−面を５ｉａｊ’％ ｋで保験し
減圧下でエピタキシャル成長した場合の成長階断面の模
式図。 １・・・８１本結晶基板 ２・・、８ｉ（Ｊ、瞑 ３・・・Ｓｉエピタキシャル成長層 ４．４′・・・８ｉＯ１−の侵蝕部 ５．５′−・絶縁膜上の８１工ピタキシヤル層６．６′
・−５ｉｓべ暎
して成長した場合の成長層断層の模式図。 謳２図は本発明によるｆｉＩ＆面方位ｔ−（１１１）面
とじ８１ヘ−の開口部−面を５ｉａｊ’％ ｋで保験し
減圧下でエピタキシャル成長した場合の成長階断面の模
式図。 １・・・８１本結晶基板 ２・・、８ｉ（Ｊ、瞑 ３・・・Ｓｉエピタキシャル成長層 ４．４′・・・８ｉＯ１−の侵蝕部 ５．５′−・絶縁膜上の８１工ピタキシヤル層６．６′
・−５ｉｓべ暎
Claims (1)
- ｆ９ｉ単結晶基板上に微細構造をもつＳｉへ瞑を形成し
、且つ開口された８ｉ０．＠の側壁に組−４［を堆積し
この膜をマスクとして単結晶基板上に別）ｉＩＣｌ、ン
ースを用い、減圧下でその成長圧力が２０〜２００Ｔｏ
ｒｒの範囲で成長することを特徴とする８ム単結晶−の
選択成長によシ形成することを特徴とする半導体基板の
製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154378A JPS5856323A (ja) | 1981-09-29 | 1981-09-29 | 半導体基板の製造方法 |
| US06/395,110 US4637127A (en) | 1981-07-07 | 1982-07-06 | Method for manufacturing a semiconductor device |
| DE19823225398 DE3225398A1 (de) | 1981-07-07 | 1982-07-07 | Halbleitervorrichtung und verfahren zu ihrer herstellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154378A JPS5856323A (ja) | 1981-09-29 | 1981-09-29 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856323A true JPS5856323A (ja) | 1983-04-04 |
Family
ID=15582837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56154378A Pending JPS5856323A (ja) | 1981-07-07 | 1981-09-29 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856323A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6318668A (ja) * | 1986-07-11 | 1988-01-26 | Canon Inc | 光電変換装置の製造方法 |
| JPS6376367A (ja) * | 1986-09-18 | 1988-04-06 | Canon Inc | 光電変換装置の製造方法 |
| JPS63133615A (ja) * | 1986-11-26 | 1988-06-06 | Fujitsu Ltd | 気相成長方法 |
| JPH01189914A (ja) * | 1988-01-25 | 1989-07-31 | Sony Corp | 半導体装置の製造方法 |
| US6503799B2 (en) * | 2001-03-08 | 2003-01-07 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
-
1981
- 1981-09-29 JP JP56154378A patent/JPS5856323A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6318668A (ja) * | 1986-07-11 | 1988-01-26 | Canon Inc | 光電変換装置の製造方法 |
| JPS6376367A (ja) * | 1986-09-18 | 1988-04-06 | Canon Inc | 光電変換装置の製造方法 |
| JPS63133615A (ja) * | 1986-11-26 | 1988-06-06 | Fujitsu Ltd | 気相成長方法 |
| JPH01189914A (ja) * | 1988-01-25 | 1989-07-31 | Sony Corp | 半導体装置の製造方法 |
| US6503799B2 (en) * | 2001-03-08 | 2003-01-07 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19911977A1 (de) | Verfahren zum Einbringen von Isolationsbereichen in ein Substrat und Feldisolationsstruktur in einem Halbleitersubstrat | |
| JPS5856323A (ja) | 半導体基板の製造方法 | |
| JPS6230351A (ja) | 半導体装置の製造方法 | |
| JPH05251637A (ja) | 半導体装置およびその製造方法 | |
| JPS59135743A (ja) | 半導体装置およびその製造方法 | |
| JP2001176983A (ja) | 半導体装置及びその製造方法 | |
| JPS6080244A (ja) | 半導体装置の素子分離方法 | |
| JPH06342911A (ja) | 半導体装置の製造方法 | |
| JPH0666257B2 (ja) | 半導体膜の製造方法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPS6042855A (ja) | 半導体装置 | |
| JP2550590B2 (ja) | 半導体装置の製造方法 | |
| JPS5856320A (ja) | 気相成長方法 | |
| JPS6161539B2 (ja) | ||
| JPH043457A (ja) | 能動層積層素子用配線形成方法 | |
| JPS60234326A (ja) | 半導体装置の製造方法 | |
| TW527645B (en) | Method for broadening active semiconductor area | |
| JPS6189669A (ja) | 半導体装置の製造方法 | |
| JPS5856321A (ja) | 半導体基板の製造方法 | |
| KR0139801B1 (ko) | 2중포울리 플레이트를 이용한 스텍트 커패시터 제조방법 | |
| JPS6117143B2 (ja) | ||
| JPS58106847A (ja) | 半導体装置の製造方法 | |
| JPS62206873A (ja) | 半導体装置の製造方法 | |
| JPS61116867A (ja) | 半導体記憶装置の製造方法 | |
| JPH0482216A (ja) | コンタクトの形成方法 |