JPS6189669A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6189669A JPS6189669A JP59212041A JP21204184A JPS6189669A JP S6189669 A JPS6189669 A JP S6189669A JP 59212041 A JP59212041 A JP 59212041A JP 21204184 A JP21204184 A JP 21204184A JP S6189669 A JPS6189669 A JP S6189669A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- polycrystalline
- film
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/40—Vertical BJTs
- H10D10/441—Vertical BJTs having an emitter-base junction ending at a main surface of the body and a base-collector junction ending at a lateral surface of the body
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、超高速、高集積の半導体装置に一般的に応用
される半導体装置の製造方法に関する。
される半導体装置の製造方法に関する。
従来例の構成とその問題点
半導体装置の高速化、高集積化に伴なって、微細加工技
術、自己整合技術が不可決になってきている。さらに、
バイポーラ型では層厚さ方向の薄膜化と制御が重要にな
っている。これらを実現するため種々の構造が提案され
ている、その−例を第１図に挙げる。同図からも明らか
なように自己整合型プロセスにするために複雑な多層の
薄膜を繰り返し使用している。先ず、第１図ａのように
Ｐ型基板１にＮ 埋込２を行ない、続いて、Ｎエピ層３
．３′を形成する。この時、エピ成長中にＮ＋埋込２が
公知のようにもち上がる。この後、薄い酸化膜４．窒化
膜５．ドープ多結晶シリコン６、さらに、窒化）漠７．
酸化膜８と６層積み重さね、通常の露光波ｉホｉにより
パターン形成を行なうつ例えばドライエッチ技術によっ
て、上記５層を：須次選択的に除去し、最後に、Ｎ１６
層３′をエッチし、メサ形状を形成する。
術、自己整合技術が不可決になってきている。さらに、
バイポーラ型では層厚さ方向の薄膜化と制御が重要にな
っている。これらを実現するため種々の構造が提案され
ている、その−例を第１図に挙げる。同図からも明らか
なように自己整合型プロセスにするために複雑な多層の
薄膜を繰り返し使用している。先ず、第１図ａのように
Ｐ型基板１にＮ 埋込２を行ない、続いて、Ｎエピ層３
．３′を形成する。この時、エピ成長中にＮ＋埋込２が
公知のようにもち上がる。この後、薄い酸化膜４．窒化
膜５．ドープ多結晶シリコン６、さらに、窒化）漠７．
酸化膜８と６層積み重さね、通常の露光波ｉホｉにより
パターン形成を行なうつ例えばドライエッチ技術によっ
て、上記５層を：須次選択的に除去し、最後に、Ｎ１６
層３′をエッチし、メサ形状を形成する。
次に、この上に、又、酸化膜、厚い窒化膜の二層パター
ンを形成し、選択酸化を行ない、酸化膜９により分離を
行なう。そして、窒化膜、酸化膜を除去する（第１図ｂ
）。さらに、窒化膜７を除去した後、多結晶シリコン膜
１０を形成して熱処理を行うと、ドープ多結晶シリコン
６の不純物が多結晶シリコン１０に拡散するため、エツ
チング：ζよって、選択的に高濃度部分が除去されＮエ
ピ層３に接続される多結晶ンリコン膜１ｏが残存形成さ
れる。しかし、段差部などはエツチングされ易すいため
に多結晶シリコン１０はＮエピ層３から分ン１辻されて
しまうことが多い。この後酸化処理により、多結晶シリ
コン膜１ｏを酸化し、酸化膜１１を形成する。この後、
コンタクト窓を開口部、アルミ配線１２を行い、第１図
ｄの最終構造を得る。
ンを形成し、選択酸化を行ない、酸化膜９により分離を
行なう。そして、窒化膜、酸化膜を除去する（第１図ｂ
）。さらに、窒化膜７を除去した後、多結晶シリコン膜
１０を形成して熱処理を行うと、ドープ多結晶シリコン
６の不純物が多結晶シリコン１０に拡散するため、エツ
チング：ζよって、選択的に高濃度部分が除去されＮエ
ピ層３に接続される多結晶ンリコン膜１ｏが残存形成さ
れる。しかし、段差部などはエツチングされ易すいため
に多結晶シリコン１０はＮエピ層３から分ン１辻されて
しまうことが多い。この後酸化処理により、多結晶シリ
コン膜１ｏを酸化し、酸化膜１１を形成する。この後、
コンタクト窓を開口部、アルミ配線１２を行い、第１図
ｄの最終構造を得る。
以上のプロセス説明で明らかなように、従来はプｏセス
そのものが複雑に多層の薄膜を使用しているため、エツ
チングにおける選択性や制御性ないしは薄膜厚さ制御に
非常な精度が要求される点、エツチングによる断線や、
凹部における汚染の残存し易しい事、エツチングによる
溝深さの制御が高！肴度に必要な事、さらにエピ成長に
おいて埋込みの持ち上がりのある事やイオン注入による
結晶欠陥の他１．＠、峻な接合を得難い点などの種々の
問題点を有している。
そのものが複雑に多層の薄膜を使用しているため、エツ
チングにおける選択性や制御性ないしは薄膜厚さ制御に
非常な精度が要求される点、エツチングによる断線や、
凹部における汚染の残存し易しい事、エツチングによる
溝深さの制御が高！肴度に必要な事、さらにエピ成長に
おいて埋込みの持ち上がりのある事やイオン注入による
結晶欠陥の他１．＠、峻な接合を得難い点などの種々の
問題点を有している。
他にも種々の方法が提案されてはいるが、いずれも全く
同様の問題点を抱えており、これらの解決がこれら半導
体装置の実用化において必要な事項となっている。
同様の問題点を抱えており、これらの解決がこれら半導
体装置の実用化において必要な事項となっている。
発明の目的
本発明は、以上のような問題点を解決し、自己整合的に
微細な構造（平面及び深さ方向）及び同時に急峻な接合
をも実現せしめる新しい半導体装置の製造方法を提供す
る。
微細な構造（平面及び深さ方向）及び同時に急峻な接合
をも実現せしめる新しい半導体装置の製造方法を提供す
る。
発明の構成
本発明は半導体層及び絶縁層上にそれぞれ単結晶半導体
及び多結晶半導体を同時形成し、この多結晶半導体の一
部を単結晶半導体の電極として形成する半導体装置の製
造方法である。
及び多結晶半導体を同時形成し、この多結晶半導体の一
部を単結晶半導体の電極として形成する半導体装置の製
造方法である。
実施汐り。説明 ：
以下、本発明の実施例を図面を用いて説明する。
まず、Ｐ（１１１）３Ωαの基板１１に、薄い熱酸化膜
及びＬＰＧＶＤ窒化膜パターンを形成し、＋ Ｎ 埋込み層１２を形成し、パターンを除去した後、Ｎ
エピ層（〜１０ ／１）１ｓを減圧エピ法により、１０
５０°Ｃで０．３μｍ厚に形成する。従来は約１．５〜
３ ｌｔ ｍ厚のエピ層を形成するのに減圧エピ法に比
べて６〜１０倍の時間がかかり、そのためＮ゛埋込層１
２の持ち上がりが顕著であったのに対し、本方法では、
その持ち上がりは逆に見〜殉と非常に少なくなった。即
ち、Ｎエピ層１３厚の制御が非常に薄い、０．３μｍ程
度で精度よく行いうろことが実証された。
及びＬＰＧＶＤ窒化膜パターンを形成し、＋ Ｎ 埋込み層１２を形成し、パターンを除去した後、Ｎ
エピ層（〜１０ ／１）１ｓを減圧エピ法により、１０
５０°Ｃで０．３μｍ厚に形成する。従来は約１．５〜
３ ｌｔ ｍ厚のエピ層を形成するのに減圧エピ法に比
べて６〜１０倍の時間がかかり、そのためＮ゛埋込層１
２の持ち上がりが顕著であったのに対し、本方法では、
その持ち上がりは逆に見〜殉と非常に少なくなった。即
ち、Ｎエピ層１３厚の制御が非常に薄い、０．３μｍ程
度で精度よく行いうろことが実証された。
ついで、再度、薄い酸化膜・窒化膜による１／ｊ ｉｌ
ｌ巾×６μｍ長のエミッター、コレクターパターンを形
成し、８５０°Ｃで高圧酸化を行う。この時、あらかじ
め、開口部を、酸化膜厚のＡ程度エッチして除去してお
けばほぼ表面が平旦に酸化膜１５が形成され、第２図ａ
の構成を得る。第２図乙において、コレクタコンタクト
となる部分の酸化膜・窒化膜パターン１４は残存させて
おく。又、（スからも明らかなように、酸化膜１５厚は
約０．３μｍ強ですみ、従来の縦横型絶縁分離の１．５
〜２μｍグさに比べ、非常に浅く、工程が短かくすむの
みならず、熱酸化時間の短縮による大巾な拡散低減、酸
化膜のストレスの低減による結晶欠陥の低下や微細化の
容易さなどの長所がある。
ｌ巾×６μｍ長のエミッター、コレクターパターンを形
成し、８５０°Ｃで高圧酸化を行う。この時、あらかじ
め、開口部を、酸化膜厚のＡ程度エッチして除去してお
けばほぼ表面が平旦に酸化膜１５が形成され、第２図ａ
の構成を得る。第２図乙において、コレクタコンタクト
となる部分の酸化膜・窒化膜パターン１４は残存させて
おく。又、（スからも明らかなように、酸化膜１５厚は
約０．３μｍ強ですみ、従来の縦横型絶縁分離の１．５
〜２μｍグさに比べ、非常に浅く、工程が短かくすむの
みならず、熱酸化時間の短縮による大巾な拡散低減、酸
化膜のストレスの低減による結晶欠陥の低下や微細化の
容易さなどの長所がある。
次にこの上に、低温選択エピ成長を行う。これには、例
えば分子線エピ成長法を適用できる。先ず、８６０°Ｃ
２分の界面清浄化の後、６５０°Ｃ１約６人／Ｓでエピ
成長を行うっＰエピ層１６は、イオン化セル（エミッシ
ョン電流約２０ｍＡ、加速電圧１，５ＫＶ）でＧａ分子
及びイオンを取シ出し、約２Ｘ１０ ／’ＣＩ、０．
２μｒｎ厚に形成した。
えば分子線エピ成長法を適用できる。先ず、８６０°Ｃ
２分の界面清浄化の後、６５０°Ｃ１約６人／Ｓでエピ
成長を行うっＰエピ層１６は、イオン化セル（エミッシ
ョン電流約２０ｍＡ、加速電圧１，５ＫＶ）でＧａ分子
及びイオンを取シ出し、約２Ｘ１０ ／’ＣＩ、０．
２μｒｎ厚に形成した。
引き続きＮエピ層１７も、連続して形成する。Ｎエピ層
１７も、イオン化セル（エミッション電流約１５ｍＡ
、加速電圧ＩＫＶ）でｓｂ分子及びイオンを、約１０
／ ｃ４ 、０．３μｍ厚に形成した。
１７も、イオン化セル（エミッション電流約１５ｍＡ
、加速電圧ＩＫＶ）でｓｂ分子及びイオンを、約１０
／ ｃ４ 、０．３μｍ厚に形成した。
以上の操作によって、単結晶であるＮエピ層１３の開口
部上には欠陥音度か１０１０Ａ以下の良質の単結晶層が
形成され、それ以外の絶縁膜１５上には、多結晶層１８
が形成される。なお、エピ成長温度をさらに低下し、６
０Ｑ′Ｃを低凹ると、多結晶ではなく非晶質ｔＵが形成
され始める。
部上には欠陥音度か１０１０Ａ以下の良質の単結晶層が
形成され、それ以外の絶縁膜１５上には、多結晶層１８
が形成される。なお、エピ成長温度をさらに低下し、６
０Ｑ′Ｃを低凹ると、多結晶ではなく非晶質ｔＵが形成
され始める。
このような低温−単結晶非単結晶選択エピ成長後、多結
晶層１８を弗硝酸酢酸液（弗酸１．硝酸６０゜酢酸５０
）でエッチすると、多結晶層は単結晶の約３５倍の速度
でエツチングされるため、はぼ多結晶層のみを選択エッ
チでき、Ｐエピ層１６に接続される多結晶層１８を形成
出来る。このようにして、第２図すの形状を得だ後、レ
ジストパターンを形成し、ベース部分に相当する多結晶
層１８を少なくとも残し、他を除去する。さらに前述の
ように高圧酸化を行い、酸化膜１９を形成し、さらに必
要に応じて、ＣＶＤ酸化膜２０を形成する（第２図Ｃ）
。この後、コレクタ一部の酸化膜１９．２０を選択的に
除去し、イオン注入法により、人Ｓを注入し、Ｎ゛コン
タクト領域形成し、９５０°Ｃ２ｏ秒の活性化熱処理を
行う。ざらにエミッター、コレクタ一部の開口を異方性
のドライエッチ法（ガス： Ｃ３Ｈ８，圧カニ １ ｏ
ｏｍ’ｒｏｒｒ。
晶層１８を弗硝酸酢酸液（弗酸１．硝酸６０゜酢酸５０
）でエッチすると、多結晶層は単結晶の約３５倍の速度
でエツチングされるため、はぼ多結晶層のみを選択エッ
チでき、Ｐエピ層１６に接続される多結晶層１８を形成
出来る。このようにして、第２図すの形状を得だ後、レ
ジストパターンを形成し、ベース部分に相当する多結晶
層１８を少なくとも残し、他を除去する。さらに前述の
ように高圧酸化を行い、酸化膜１９を形成し、さらに必
要に応じて、ＣＶＤ酸化膜２０を形成する（第２図Ｃ）
。この後、コレクタ一部の酸化膜１９．２０を選択的に
除去し、イオン注入法により、人Ｓを注入し、Ｎ゛コン
タクト領域形成し、９５０°Ｃ２ｏ秒の活性化熱処理を
行う。ざらにエミッター、コレクタ一部の開口を異方性
のドライエッチ法（ガス： Ｃ３Ｈ８，圧カニ １ ｏ
ｏｍ’ｒｏｒｒ。
出カニ １６０Ｗ ）で行い、電極材料であるＡｇを被
着し、以後通常の工程を経ぞベース電極２０ｂ 。
着し、以後通常の工程を経ぞベース電極２０ｂ 。
エミッタ電極２０ｅ、コレクタ電極２０Ｃを得る（第２
図ｄ）。
図ｄ）。
この開口工程で特に重要であるのは、エミッターの開口
において、パターンずれが幾分生じたとしても、第２図
ｄに示すように、エピ層１６゜１７からなる柱状単結晶
部の側壁に開口部がずれるのみであり、側壁の酸化膜は
残る。このため自己整合性が高く、倣細なエミッター形
成が可能となり、従って、特性のよい素子が高い歩留９
で叫られることを示している。
において、パターンずれが幾分生じたとしても、第２図
ｄに示すように、エピ層１６゜１７からなる柱状単結晶
部の側壁に開口部がずれるのみであり、側壁の酸化膜は
残る。このため自己整合性が高く、倣細なエミッター形
成が可能となり、従って、特性のよい素子が高い歩留９
で叫られることを示している。
以上で得られた試料の不純物濃度分布を調べた。
モニタ一部（約１００μｍ口）を用い、ＳＩＭＳ＋
− 法による解析の結果、エミッター直下のＮ ＰＮ＋ ＮＰ層における不純物分布は、ＳＩＭＳの分解能で体刑
できる程の大きな拡散のない事が明らかとなった。
− 法による解析の結果、エミッター直下のＮ ＰＮ＋ ＮＰ層における不純物分布は、ＳＩＭＳの分解能で体刑
できる程の大きな拡散のない事が明らかとなった。
又、表面からの顕微鏡観察、断面の走査電子顕微鏡観察
の結果、柱状単結晶部は、はぼ基板表面に垂直に、巾１
μｍで延びている事が確認され、自己整合性の非常に良
いことが確認された。
の結果、柱状単結晶部は、はぼ基板表面に垂直に、巾１
μｍで延びている事が確認され、自己整合性の非常に良
いことが確認された。
また、第２図ｄにおいて、多結晶シリコン層１８を残し
た後、２０Ｑ人程度の極く薄い湿式酸化ｊ漠を形成し、
次に異方性ドライエッチによって、この薄い酸化膜を除
去し、側壁に酸化膜２を残す。
た後、２０Ｑ人程度の極く薄い湿式酸化ｊ漠を形成し、
次に異方性ドライエッチによって、この薄い酸化膜を除
去し、側壁に酸化膜２を残す。
ついで、高融点金属ＭＯを３００Ｖのバイアスをかけて
、１５００人スパッター形成した、８０゜’０３０分の
熱処理を施し、高融点金属を硅化した後、選択エッチに
よって、残された側部の酸化膜上の高融点金属を除去し
、酸化膜１９ 、２Ｑを形成しても良い。
、１５００人スパッター形成した、８０゜’０３０分の
熱処理を施し、高融点金属を硅化した後、選択エッチに
よって、残された側部の酸化膜上の高融点金属を除去し
、酸化膜１９ 、２Ｑを形成しても良い。
この構造では、前述の濠れた特徴の他に、ベース取り出
し電極部３に高融点金属やその１１Ｆ化物が積層され、
特にその部分の低抵抗化がなされている点が優れている
。
し電極部３に高融点金属やその１１Ｆ化物が積層され、
特にその部分の低抵抗化がなされている点が優れている
。
さらに、本発明の別の実施例を第３図に示す。
まず第２図ａにおいて、絶縁分離の酸化膜１５を完全に
形成することなく、先ず薄い酸化膜２１を１５００人を
湿式酸化で形成し、次いでＬＰＧＶＤ多結晶シリコン層
２２を形成した。さらにレジストて平旦化し、＞”ｉ常
のように、ドライエッチ法でエッチバックすることによ
り、表面が平旦で且つ絶縁分離がなされた構造（第３図
）を得る。
形成することなく、先ず薄い酸化膜２１を１５００人を
湿式酸化で形成し、次いでＬＰＧＶＤ多結晶シリコン層
２２を形成した。さらにレジストて平旦化し、＞”ｉ常
のように、ドライエッチ法でエッチバックすることによ
り、表面が平旦で且つ絶縁分離がなされた構造（第３図
）を得る。
以上のような構、１ａを有したトランジスターの特性は
、寄性容量、接合容量、ペース抵抗などの低下によりし
ゃ断固波数が従来の６〜６ ＧＨｚに対して、１５ＧＨ
ｚと高速化していた。今後、不純物濃度や層厚さを適正
化することによって、さらに高速化できる見通しである
。
、寄性容量、接合容量、ペース抵抗などの低下によりし
ゃ断固波数が従来の６〜６ ＧＨｚに対して、１５ＧＨ
ｚと高速化していた。今後、不純物濃度や層厚さを適正
化することによって、さらに高速化できる見通しである
。
又、Ｐ基板についての説明を行ったが、これはＮ基板に
ついても同様であることはいうまでもない。
ついても同様であることはいうまでもない。
発明の効果
以上の説明の明らかなようｐこ、本発明によれば比較的
簡単な工程により、自己整合的に微細加工が実現できる
。
簡単な工程により、自己整合的に微細加工が実現できる
。
第１図ａ −ｄは、従来製造法を示す工程断面図、第２
図＆−ｄは本発明に係る工程断面図、第３図は本発明の
別の実施例により製造された素子断面図である。 １１・・・・・・基板、１３・・・・・・Ｎエピ層、１
６・・・・・Ｐエヒ層、１７・・・・・Ｎエピ層。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図
図＆−ｄは本発明に係る工程断面図、第３図は本発明の
別の実施例により製造された素子断面図である。 １１・・・・・・基板、１３・・・・・・Ｎエピ層、１
６・・・・・Ｐエヒ層、１７・・・・・Ｎエピ層。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図
Claims (1)
- 第一の導電体域が絶縁層の間に少なくとも開口部露出
され、その上に低温選択エピ成長により、第二の導電体
を含む層、さらに引き続き前記第一もしくは第二の導電
体を含む層を少なくとも形成することにより、前記開口
部上には異種導電体含有単結晶複合層を形成し、前記絶
縁層上には多結晶層を形成する工程と、前記第二の導電
体を含む層に接続されるように前記多結晶層を選択的に
除去する工程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59212041A JPS6189669A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59212041A JPS6189669A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6189669A true JPS6189669A (ja) | 1986-05-07 |
Family
ID=16615886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59212041A Pending JPS6189669A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6189669A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63208272A (ja) * | 1987-02-24 | 1988-08-29 | Nec Corp | 半導体素子の製造方法 |
| JPH021933A (ja) * | 1988-06-13 | 1990-01-08 | Hitachi Ltd | 半導体装置の製造方法 |
| US6455366B1 (en) | 1998-12-30 | 2002-09-24 | Hyundai Electronics Industries Co., Ltd. | Method of forming a junction region in a semiconductor device |
-
1984
- 1984-10-09 JP JP59212041A patent/JPS6189669A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63208272A (ja) * | 1987-02-24 | 1988-08-29 | Nec Corp | 半導体素子の製造方法 |
| JPH021933A (ja) * | 1988-06-13 | 1990-01-08 | Hitachi Ltd | 半導体装置の製造方法 |
| US6455366B1 (en) | 1998-12-30 | 2002-09-24 | Hyundai Electronics Industries Co., Ltd. | Method of forming a junction region in a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPS636877A (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| JPH08293465A (ja) | 半導体装置の製造方法 | |
| JP2976929B2 (ja) | 半導体装置の製造方法 | |
| JPS6189669A (ja) | 半導体装置の製造方法 | |
| JPS6347335B2 (ja) | ||
| JPS6189668A (ja) | 半導体装置の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPS6189667A (ja) | 半導体装置の製造方法 | |
| JPS594073A (ja) | 半導体装置の製造方法 | |
| JP2707646B2 (ja) | 半導体装置の製造方法 | |
| JPH01214064A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| JPH04340721A (ja) | 半導体装置の製造方法 | |
| JPH06310523A (ja) | ヘテロ接合バイポーラトランジスタ，及びその製造方法 | |
| JP2828126B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0744183B2 (ja) | 半導体装置の製造方法 | |
| JPS58200553A (ja) | 半導体装置 | |
| JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS62183508A (ja) | 半導体基板およびその製造法 | |
| JPS5893344A (ja) | 半導体装置及びその製造方法 | |
| JPS60140757A (ja) | 半導体装置の製造方法 | |
| JPS62141768A (ja) | 半導体装置およびその製造方法 | |
| JPH0513564A (ja) | 半導体装置の製造方法 |